常用的组合逻辑电路课件

常用组合逻辑功能器件1、编码器普通编码器工作原理8线︱3线编码器

输入

输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011118线－3线编码器，输入是I0-I78个高电平信号，输出是3位二进制代码Y2Y1Y0

一、常用组合逻辑器件的功能与原理

输入

输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111

根据输出表达式画出由3个或门组成的编码电路。≥1≥1≥1

二－十进制编码器，同一时刻只允许一个输入端有信号。不允许许多信号同时出现在输入端。输入互相排斥。

2.优先编码器输入端同时有信号到来，编码器自动按优先权排队，先对优先权级别最高的输入信号进行编码。然后按优先权顺序分别对其它输入信号进行编码。例如：有一个网络家电产品，可以按优先权自动处理输入同时出现的险情。优先编码器电路火灾小偷煤气泄漏电视空调处理电路119110传呼业主其它其它控制端有三个：输入控制端、选通输入端。且低有效。/ST=0时，编码器正常工作，/ST=1,所有输出被封锁。扩展端。用于扩展编码器功能。选通输出端。手册规定：编码器对输入“0”进行编码。而且是反码输出。74148(8线－3线）优先编码器逻辑符号：74LS148

3.译码器

编码器的逆过程。是将输入的每个二进制代码翻译成对应的输出高、低电平。常用的译码器分为：☆

变量译码器。☆

码制变换译码器。☆

数字显示译码器。变量译码器是表示输入状态的组合逻辑网络。2线－4线变量译码器2线－4线变量译码器是对输入的2位二进制数进行译码，具有22=4个输出。A1A0译码器A1A0001110011101101011110111

由真值表直接写出用与非门实现的输出表达式。（小规模集成电路实现）中规模集成电路2-4译码器74139逻辑符号。输入二进制信号为：A1、A0。输出的译码信号为：选通信号为：根据输出表达式可以画出用小规模集成门电路组成的变量译码器。BCD/DEC11111&&&&A1A0A1A01XX11110001110001110101010110110111由74139逻辑电路图及真值表可以直接输出表达式。

合理选用选通信号，可以扩展译码器功能。2-4译码器功能表：01001000111113-8译码器原理电路图。为高有效。为低有效。正常译码条件:☆

3-8译码器是A2、A1、A0三个变量的全部最小项译码输出，所以把这种译码器叫做最小项译码器。A2A1A0为地址码输入端&&&&&&&&1111111&P28页：正逻辑和负逻辑通过真值表验证：

正与和负或是同一逻辑门的两种不同的名称。非之与＝或之非&&&&&&&&1111111&3线－8线译码器

4.数字显示译码器在数字系统中，需要将被测量及运算结果用十进制数码形式显示出来。这就需要用数字显示译码器来驱动LED、LCD、CRT、VFD、PDP、OLED等显示器件。LED按发光段分为七段和八段数码管。其字型显示为：

每种显示器件都有不同的驱动电路。不同的驱动电路要求有不同的显示译码电路。因此，先简单介绍显示器件及驱动电路。（1）半导体发光二极管(LED)。

发光二极管是将电能转换为光能的特殊器件。当外加正向电压时，发光二极管能发出各种颜色，供显示使用选择。

发光二极管可以单独封装，也可以组合封装为LED数码管。

发光二极管按驱动方式又分为共阳极和共阴极接法。输入低有效输入高有效共阳极接法共阴极接法（2）液晶显示器件(LCD)LCD是一种平板薄型显示器件，驱动电压低，工作电流非常小，配合CMOS电路可以组成微功耗系统。

5.数据选择器

数据选择器是一个多输入，单输出的组合逻辑电路。（1）数据选择器的设计例：用小规模电路设计4选1数据选择器什么是4选1？用开关来表示。00011011

在地址码的控制下，从D0～D4中任选一个送到公共输出端Y。真值表：A1A0Y00D001D110D211D3111&&&&≥1（2）中规模TTL集成电路74LS153双4选1数据选择器工作原理&≥1&≥1111111半加器：能完成半加功能的电路叫半加器。不考虑低位来的进位加法叫半加。

两个二进制数之间的算术运算无论是加、减、乘、除，在计算机中都是化做若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。6.加法器

（1）半加器半加器逻辑符号：输入端：A、B输出端：S、CO半加器真值表：ABSCO0000011010101101逻辑表达式：由逻辑表达式画出逻辑电路图：半加器A加数B被加数CO进位输出S半加和&ABSCO＝1（2）全加器全加器逻辑符号：输入端：A、B、Ci输出端：S、CO全加器真值表：ABCISCO0000000110010100110110010101011100111111利用卡诺图化简S、CO：寻公共项进位输入加数全加和全加器进位输出被加数

7.数据比较器设计一位二进制数A和B的数值比较器。FA>BFA=BFA<BAB00001011011001100010☆由真值表写出逻辑表达式：☆最后根据逻辑表达式画出逻辑电路图。&&&&≥1&FA>BFA<BFA=BFA>BFA=BFA<BAB比较器☆四位数值比较器逻辑符号

A3~A0、B3~B0是两个相比较的4位二进制数。A<B,A=B,A>B三个级联输入端。FA<B,FA=B,FA>B为比较结果输出端。☆比较原则：

对于多位数值比较，先比较最高位，在高位相等的条件下，取决于低位的比较结果。例如：最高位A>B,则不论其它位情况如何，肯定A>B。最高位A<B,则不论其它位情况如何，肯定A<B。

只有A=B,才比较次高位，决定相比较数的大小。当四位比较结果都相等，再比较级联输入端。<=>COMPP<QP=QP>QFA=BFA>BFA<BA0A1A2A3A<BA=BA>BB0B1B2B31、竞争和冒险例：一个由两级或非门组成的组合电路。假设：B=0,☆理想情况下：A无论如何变化，F≡0。☆实际情况下：输入信号每通过一级门电路都需要一定的延迟时间tpd。画出考虑延迟时间的输入/输出波形图。当：A由1→0,0考虑G1门延迟时间当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现了均为0的短暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称为毛刺。≥1≥10二、组合逻辑电路竞争冒险现象的产生和消除

从波形上可以分为：☆静态冒险☆动态冒险☆静态冒险：输入信号变化前、后，输出的稳态值是一样的，只有输入信号发生变化时，输出产生毛刺。☆动态冒险:输入信号变化前、后，输出的稳态值是不一样的，并在边沿处产生毛刺。1100动态冒险往往是由静态冒险造成的。☆引起冒险的原因可分为：函数冒险和功能冒险。0010112、冒险类型代数法卡诺图法取样脉冲法输出端加滤波电路（1）代数法

在n变量的逻辑表达式中，给n-1个变量以特定取值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻辑表达式变成则实现该表达式的逻辑电路存在冒险。3、冒险的判别和消除

在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相切，相切之处会出现冒险。相切处：B=C=1相切处：B=C=0令B=C=1产生0冒险☆消除冒险的方法：在相切处增加一个合并圈BC。令B=C=0产生1冒险☆消除冒险的方法：在相切处增加一个合并圈B+C。♥卡诺图法和代数法分析方法完全一样。（2）

卡诺图法

（3）取样脉冲法

☆先判断组合电路有无冒险产生，

若有冒险加取样脉冲与组合电路相与。

☆取样脉冲仅在输出门处于稳定值期间到来，保证输出结果正确，在取样脉冲周期之外，输出信息无效。

☆取样脉冲法目的是避开冒险。&&&1ABCF&RC积分电路，是一阶低通滤波器，能滤除信号中高频分量，毛刺就是一个高频分量，加滤波电路能有效消除毛刺。RCViVoViVo

（4）输出端加滤波电容1&1&&=1=1ABCISCO0000000111010110110110010101001100011111

最后画出用2-4译码器实现的一位二进