认识存储器教学案例

第4章内部存储器——目录4.1存储系统概述4.2内部存储器的作用及其分类

内存的作用、内存的分类 内存的主要技术指标4.3半导体存储器的组成及工作原理 随机存储器RAM、只读存储器ROM、内部存储器的组成4.4RAM的基本工作方式4.5内存模组与基本结构 逻辑Bank与芯片容量表示方法 内存条（模组）的结构及工作原理4.6主流内存条介绍

FPMDRAM、EDODRAM、SDRAM、DDRSDRAM、DDR2SDRAM、Rambus

几种常见内存带宽比较 内存接口类型4.7内存相关技术

内存双通道内存技术 内存参数的及优化化 内存技术规范及标注格式4.1存储系统概述——存储体系存储系统——是计算机的重要组成部分,用来存储计算机工作需要的信息（程序和数据）的部件，构成计算机的信息记忆功能。

存储器可分为两大类：

内部存储器和外部存储器。内部存储器↑外部存储器↓微机存储系统的层次结构4.2内部存储器的作用及分类——作用内存储器均为半导体存储器；

外存储器有磁性存储器、光存储器和半导体存储器三种。内存的作用：

运行程序；

暂存常用的程序、数据；

与外存储器、外设交换数据的缓冲存储。中央处理器接口总线内存储器外存储器4.2内部存储器的作用及分类——内存的主要技术指标存储容量：存储器可以容纳的二进制信息量称为存储容量。以字节(B:Byte)为单位。

1KB=210=1024B

1MB=220=1024KB=1,048,576B

1GB=230=1024MB=1,048,576KB=1,073,741,824B速度：读取时间=存储器从接收读出命令到被读出信息稳定在MDR(MemoryDataRegister)的输出端为止的时间，一般单位为ns(10-9秒)。

DRAM芯片：一般为几十ns。目前由DRAM芯片构成的内存条(模块)：突发传送模式下读写速度可以达到2ns。如DDR400连续读取的极限速度为2.5ns。

SRAM芯片：几个~十几ns。带宽：(存储器位数/8)X读取速度峰值，单位为MB/s。4.2内部存储器的作用及分类——内存的主要技术指标错误校验：内存在读写过程中检测和纠正错误的能力，常用的错误校验方式有Parity、ECC。奇偶校验(Parity)：每个字节增加一位，共9位，增加的一位用于奇校验或偶校验。只有检错能力。ECC(ErrorCheckingandCorrecting)：一般每64位增加8位。由于差错控制。ECC的功能不但使内存具有数据检错能力，而且具备了数据纠错功能，ECC可以纠正存储器访问的绝大多数错误。关于SPD(SerialPresenceDetect)：用1个小容量EEPROM芯片，记录内存的速度、容量、电压与行、列地址带宽等参数信息。当开机时PC的BIOS将自动读取SPD中记录的信息，以完成正确的硬件参数设置(如外频、读取时间、及各种延时)。SPD芯片4.3半导体存储器的组成及工作原理——SRAMSRAM工作原理

SRAM基本存储电路单元：双稳态触发器，8个双稳态触发器集成为一个字节的存储单元(寄存器)，多个存储单元集成为存储器芯片，多片存储器芯片组成存储器模块。CPDQD0Q0DQD1Q1DQD2Q2DQD3Q3DQD4Q4DQD5Q5DQD6Q6DQD7Q7D0~D78位R/W读/写E使能8位8位8位8位R/WD0~D7E0E1E2E34.3半导体存储器的组成及工作原理——SRAMSRAM芯片：内部由存储矩阵、地址译码器、存储控制逻辑和I/O缓冲器组成。A0~AM-1:地址线D0~DN-1:数据线RD/WR:读写控制OE:输出允许

(OutputEnable)CE:片选

(ChipEnable)R/WOECEAiDiXX0XX001写地址写数据111读地址读数据无操作写读地址译码器．．．存储阵列．．．双向缓冲器．．．控制逻辑D0D1DN-1RD/WROECE．．．A0A1AM-1将M条地址线译码，产生2M条输出，选中指定单元由2M个存储单元构成的存储阵列。根据输入的读/写控制信号完成指定单元的读/写控制。实现芯片与数据总线的双向数据传输控制。4.3半导体存储器的组成及工作原理——DRAMDRAM的位存储电路：为MOS管+电容器动态存储电路，其记忆信息的机理是依靠电容器C存储电荷的状态，电容器C有电荷时，为逻辑“l”，没有电荷时，为逻辑“0”。单元读写：只有行选择信号和列选择信号同时有效时才选中该存储单元，再根据数据线状态和控制电路完成对电容电压的读取(读)或对电容的充放电(写)。T数据输入输出线行选择信号列选择信号C刷新放大器刷新：由于电容器存在漏电，因此需要定期对电容器充放电，每隔一定时间(一般2ms左右的刷新周期)就要刷新一次。刷新是按行进行，一次一行，一个刷新周期完成所有行的刷新。4.3半导体存储器的组成及工作原理——DRAMDRAM芯片结构：存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS)信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。RAS：RowAddressStrobeCAS：ColumnAddressStrobe行选择信号列选择信号行地址译码器地址WE数据输出数据输入位存储单元地址锁存器列地址译码器RASCAS4.3半导体存储器的组成及工作原理——DRAMDRAM的控制电路：用8片Intel2116DRAM芯片(16K×1位)组成的16KB的存储器的简化的DRAM控制电路。刷新计数器刷新地址多路器行列地址多路器刷新时钟刷新多路控制数据总线地址总线RASCASWEA0~A6A7~A13RA0~RA6MA0~MA6数据多路器RA0~RA6:刷新地址 A0~A13:总线地址MA0~MA6:芯片地址 WE:写控制数据输入数据输出2116存储器A0┊A64.3半导体存储器的组成及工作原理——DRAMDRAM读出时序DRAM写入时序4.3半导体存储器的组成及工作原理——ROM只读存储器ROM：一旦有了信息，就不能轻易改变，也不会在掉电时丢失。除只读特性外，ROM器件有3个显著的特点：

结构简单，所以位密度高。

具有非易失性，所以可靠性高。

读速度慢。ROM可以分为5种：掩膜ROM

这种ROM是由制造厂家利用一种掩膜技术写入程序的，掩膜ROM制成后，不能修改。

根据制造工艺可分为MOS型和TTL型两种。MOS型ROM功耗小、速度慢，适用于一般微机系统；而TTL型则速度快、功耗大，适用于速度较高的计算机系统。

掩膜ROM是最早期的ROM品种，现在已基本淘汰。4.3半导体存储器的组成及工作原理——ROM2.PROM——可编程ROM

PROM虽然可由用户编程，但只能有一次写入的机会，一旦编程(写入)之后，就如掩模式ROM一样。

PROM存储器使用熔断丝，熔断丝原始状态导通(1)，将熔断丝烧断编程为0。

PROM是最早期的ROM品种，现在已基本淘汰。3.EPROM——可擦除可编程ROM

EPROM通过紫外线照射可以将信息全部擦除(全部为1)。EPROM可重复编程。适合于系统开发研制时使用。

EPROM虽然具有可反复编程的优点，但需要专用的紫外线擦除器，且只能整体擦除。4.EEPROM——电可擦除可编程ROM

可通过电信号全部或部分擦除，能完成在线编程。通过程序方式可实现读写，但其读写速度比RAM慢的多。4.3半导体存储器的组成及工作原理——ROMFlashMemory——Flash存储器

属于EEPROM的改进产品。新一带的非易失存储器。特点：一般容量比其他类型ROM大的多，集成度高；内部为分页结构（一般1页512字节），写入之前必须整页擦除，信息只能由1写为0。

目前被广泛用于移动存储器（U盘），替代软磁盘。在PC机中取代原来的PROM/EEPROM，用来保存BIOS程序。 从发展趋势看，将取代其他类型的ROM，有逐步取代部分磁性存储器。

和硬盘相比：抗震、无噪声、耗电低等优点。

但容量小、单位容量造价高。和RAM相比：具有非易失的优势。

但速度慢、不能完成完全随机读写。4.3半导体存储器的组成及工作原理——内存的组成内存的构成：包括存储阵列、地址/数据寄存器、地址译码器、时序控制电路(动态存储器还包括刷新控制电路)和读写驱动等部分组成。存储芯片阵列地址译码器地址寄存器MAR读写驱动电路数据寄存器MDR时序控制电路系统总线地址总线读写控制数据总线CPU4.3半导体存储器的组成及工作原理——内存的组成存储芯片阵列：模块的数据位宽一般大于存储器芯片的数据位宽，目前使用的存储器模块的数据位宽为64位，存储器芯片的数据位宽一般为4位、8位或16位。8片32M/8位组成256MB的存储器模块8片16M/16位组成256MB的存储器模块32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位影射到系统16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位64位模块位宽影射到系统256MB存储空间4.3半导体存储器的组成及工作原理——内存的组成地址译码器：可以使用单译码和双译码结构，双译码结构的译码器构造简单。4.4RAM的基本工作方式读写操作过程：RAM单元的读写操作过程包括地址锁存、译码、单元读写和数据传输几个步骤。存储芯片阵列地址译码器地址寄存器MAR读写驱动电路数据寄存器MDR时序控制电路系统总线地址总线读写控制数据总线CPU地址译码，译码输出选定指定存储单元。CPU传送地址到存储器的地址寄存器。从控制总线传送读/写命令。CPU通过总线将数据传送到MDR(写)或将MDR数据传送到CPU(读)。完成单元的内容更新(写)或读出单元内容(读)。4.5内存模组的基本构造内存模组(内存条)——由多块DRAM芯片组成，如早期的4MX8的模组，采用30线的SIMM封装，将8片4MX1的芯片封装的一起。模组引线

A0~A10：行、列地址线；

DQ1~DQ8：数据线；

CAS：列选通信号;

RAS：行选通信号；

WE：写命令，0=写，1=读DQ1~DQ8A0~A10RASCASWE行地址列地址RASCAS地址数据数据4.6主流内存条介绍内存条——目前内存的物理结构都是条状的模块，由DRAM芯片构成的条状电路模块。内存条的使用必须符合芯片组的要求 类型 接口位宽 单条容量 电压应用时代

=====================================================

DRAM 30SIMM 8 256K~4M 5 286/386/486

FPMDRAM 72SIMM 32 4~32M 5 486/Pentium

EDODRAM 72SIMM 32 4~32M 5 Pentium

SDRAM 168DIMM 64 32~256M 3.3 Pentium

RambusDRAM 184RIMM 16 64M~1G 2.5 Pentium

DDRSDRAM 184DIMM 64 128~512M 2.5 Pentium

DDR2SDRAM 240DIMM 64 256M~1G 1.8 Pentium

=====================================================

SIMM:SingleIn-lineMemoryModule FPM:FastPageMode

DIMM:DualIn-lineMemoryModule EDO:ExtendedDataOut

RIMM:RambusIn-lineMemoryModule DDR:DoubleDataRate

4.6主流内存条介绍——FPMDRAMFPM(FastPageMode)DRAM

增加4字节的突发传送模式，当连续的4个字节在同一行时，在送出行地址和列地址读出第一个数据后，下面的三个数据可以只送出列地址即可以读出。省去了传送三次行地址的时间。行地址列地址1列地址2列地址3列地址4数据1数据2数据3数据4RASCASDATAAdd.在突发传送期间，必须完成前一次的读写，才可以传送下一个列地址。4.6主流内存条介绍——EDODRAMEDO(ExtendedDataOut)DRAM

EDODRAM是在FPMDRAM的基础上的改进，由于引入了预读取机制，EDODRAM可以在输出数据的同时进行下一个列地址选通。

EDODRAM的读写速度比FPMDRAM提高20%~40%。行地址列地址1列地址2列地址4数据1数据2数据3数据4RASCASDATAAdd.列地址3

由于动态存储器的机理的原因，相邻的两次列地址传送之间必须有时间间隔(预充电时间)。4.6主流内存条介绍——SDRAMSDRAM(SynchronousSRAM)

FPM和EDO存储模组中只有一个Bank，SDRAM有多个Bank，在单元组织上采用交叉存放。如果有两个Bank，Bank0和Bank1交错读写，在读写某一个Bank时，另一个bank完成预充电。

SDRAM的读写是和系统总线时钟clock同步的。

SDRAM是64位位宽，3.3伏工作电压。行地址列地址数据1数据2数据3数据4CLOCKRASCASAdd.Data4.6主流内存条介绍——DDRDDR(DoubleDataRate)SDRAM：在SDRAM的基础上，内部具备2bit预取机制，采用时钟的上、下沿分别传输数据，使传送带宽增加一倍。在相同的时钟频率下，DDR比SDRAM的传输速度提高一倍。

双体结构：存储阵列由双存储体构成，交叉编址，执行一个存储器输出的同时准备另一个存储器的数据，按时间交替输出。DDRSDRAM为64位位宽，2.5伏工作电压。4.6主流内存条介绍——DDR2DDR2SDRAM：DDRSDRAM的改进型，使用数据预取实现内部并行化，降低芯片的工作频率。DDR2采用更低的电压：1.8伏。4.7内存相关技术——双通道技术双通道——通过在内存控制器（北桥芯片或MCH）上增加两个存储器通道，使用现有的存储器模组实现两个通道并行工作，在同时安装两条64位的DDR或DDR2存储器条，可以实现128位的位宽。支持双通道的主机板一般都有4个DIMM存储器插槽，两个内存条必须插到同颜色的插槽才可以配置成双通道模式。4.7内存相关技术——内存技术规范及标注格式PC66PC100PC133标准总线频率66MHz100MHz133MHz带宽533MB/s800MB/s1067MB/sSDRAM——主要的标准有PC66、PC100、PC133三种。4.7内存相关技术——内存技术规范及标注格式RDRAM——主要有PC600、PC800