第 6 章 IO基本技术

第6章I/O基本技术6.1I/O接口6.2I/O的控制方式6.3可编程DMAC6.4I/O端口应用及Proteus仿真示例6.1I/O接口6.1.1I/O接口概述1．I/O接口一般结构及工作过程计算机与外部设备的联系最根本的就是信息交换。I/O系统必须具备信息交换的手段及各种软硬件的支持。由于外部设备种类和数量较多，各种参量（如运行速度、数据格式及物理量）也不尽相同，与计算机连接的设备往往是数台甚至数百台以上，这样就会产生工作速度、信号电平、信号格式、工作时序不匹配等现象。因此，CPU为了实现选取目标外部设备并与其交换信息，必须配备与外部设备配套的控制器，通过I/O接口电路与CPU连接，为实现CPU与外部设备的信息交换建立硬件接口环境。2．I/O接口分类I/O接口分为总线接口、通信接口、基本I/O模块等。（1）总线接口总线接口是把微机总线通过电路插座提供给用户使用的一种总线插座，可插入各种功能卡。常用的总线接口有AT总线接口、PCI总线接口、IDE总线接口等。（2）通信接口通信接口是指微机系统与其他系统直接进行数字通信的接口电路，通常分为串行通信接口和并行通信接口两种，简称串口和并口。（3）基本I/O模块（4）适配卡在微机系统中，常常把一些通用的、复杂的I/O接口电路制成统一的、遵循总线标准的电路板卡，如接口与设备之间可由串行通信标准总线或并行通信标准总线连接。CPU通过板卡与I/O设备建立物理连接，使用十分方便。如硬盘驱动器适配卡（SATA接口）、并行打印机适配卡（并口）、串行通信适配卡（串口），还包括显示接口、音频接口、网卡接口（RJ45接口）、调制解调器使用的电话接口（RJ11接口）等。3．I/O接口电路的功能目前，已设计出许多计算机专用I/O接口电路可编程控制的集成电路芯片，不同的接口电路芯片实现的功能也不尽相同，用户可根据需要选用。一般情况下，接口电路芯片主要实现以下功能。

①地址译码。所有的外部设备都必须通过接口电路挂在总线上，I/O接口电路中具有地址译码器，以便根据CPU传出的地址信息找到唯一对应的外部设备的端口。

②锁存数据。通常，计算机的工作速度远远高于外部设备的，为了既充分利用CPU资源，又保证数据可靠传输，在I/O接口电路中设置锁存器，用于暂存数据，以便在合适的时间读取。

③信息转换。将外部设备的模拟信号转换为计算机能接收的数字信号（A/D转换）；将计算机输出的数字信号转换为执行部件需要的模拟信号（D/A转换）。在串行接口电路中，为了提高运行速度，接口电路与计算机之间仍然采用并行数据传送，因此，需要将输入的串行信号转换为并行信号送入计算机，将计算机输出的并行信号转换为串行信号输出。

④工作方式可变。I/O接口电路芯片可以通过执行指令设置不同的工作方式，如输入方式、输出方式、计数方式、定时方式等，达到一片多用，故又称为可编程接口芯片。⑤电平转换。计算机I/O数字信息的逻辑电平采用正逻辑TTL电平，即高电平5V表示“1”，低电平0V表示“0”。如果外部设备数字信息的表示不符合正逻辑TTL电平的要求，则接口电路必须配置电平转换部件。

⑥中断管理功能。向CPU申请中断、向CPU发中断类型号及中断优先级的管理等，在8086中，这些功能大多可以由专门的中断控制器实现6.1.2I/O指令及端口编址CPU对I/O设备的访问，采用按地址访问的形式，即先送地址码，以确定访问的具体设备，然后进行信息交换。因此，要对连接各种外部设备的端口进行编址。目前有两种编址方式：独立编址、与存储器统一编址。1．独立编址、端口寻址及I/O指令（1）独立编址所有外部设备的信息所在的位置称为端口。将所有端口进行独立编址，即对每一端口规定一个确定的地址编码，从0开始，如图6-2（a）所示。在80x86系统中，独立编址的I/O端口的地址范围为0000H～0FFFFH，访问独立编址的I/O端口必须使用输入指令IN、输出指令OUT。8086与外设交换数据可以按字或字节进行。2.与存储器统一编址I/O端口与存储器统一编址是指在存储器的地址空间中分出一个区域，作为I/O系统中各端口的地址。在图6-2（b）中，主存的地址空间为64KB，最高区域0FE00H～0FFFFH（1024个地址）为I/O端口地址。以上两种外设端口虽然地址编码相同，但表示两个不同的端口地址。在执行IN指令或MOV

指令时，地址编码0FE00H将由CPU输出给16位地址线，8086的控制信号引脚M/IO将会根据不同的指令发出不同的命令。

当执行MOV指令时，M/IO=1，表示CPU输出的是存储器地址；当执行I/O指令时，M/IO=0，表示CPU输出的是当前地址为I/O地址。6.1.3基本接口电路

1．地址译码电路地址译码是接口电路的基本功能之一。可以把16位地址码分解为两部分：

高位地址码用于对接口的选择；低位地址码用于选择接口电路内不同的端口。

例如，某I/O接口电路用10根地址线编址，占有地址330H～333H，如果设高8位地址为11001100B作为接口选择；低2位地址为00、01、10、11时作为接口内的4个不同端口的选择，则各端口地址分别为：1100110000B，1100110001B，1100110010B，1100110011B。

采用74LS138芯片，地址译码电路如图6-3所示。2．I/O锁存与缓冲电路（1）输入接口电路数据（状态）输入端口必须通过三态缓冲器与系统总线相连，保证数据总线能够正常地进行数据传输。输入设备在完成一次输入操作后，在输出数据的同时产生数据选通信号，可以把数据送入8位锁存器（如74LS273芯片）。（2）输出接口电路数据（命令）输出端口接收CPU送往外设的数据或命令，应由接口电路进行锁存，以使外设有充分的时间接收和处理。输出锁存电路如图6-5所示。6.2I/O的控制方式由于I/O设备的速度及工作方式不同，为了保证数据的可靠传送，必须选择合适的CPU与外设交换信息的控制方式。在微型计算机系统中，控制方式有无条件传送方式、查询传送方式、中断传送方式和DMA方式。6.2.1无条件传送方式无条件传送方式也称为程序控制直接传送方式或同步方式。无条件传送方式在输入或输出信息时，外部设备始终处于准备好的状态，既不需要启动外部设备，也不需要查询外部设备的状态，只要给出IN或OUT指令，即可实现CPU与外部设备的信息交换。6.2.2查询传送方式

查询传送方式又称异步传送方式。当CPU同外部设备工作不同步的时候，很难确保CPU在执行输入操作时，外部设备一定是“准备好”的；在执行输出操作时，外部寄存器一定是“空”的。在查询传送方式中，CPU首先对外部设备进行状态检测，在满足读/写条件时进行I/O操作，否则CPU处于等待状态，直到条件满足。查询传送方式的工作过程完全由执行程序来完成。查询方式的I/O接口电路①输入接口电路图6-9所示为查询传送方式输入接口电路，由锁存器、缓冲器、门电路及译码器等模块组成。执行IN指令选中状态口时，读取状态信息READY；执行IN指令选中数据接口时，从缓冲器读取数据信息②输出接口电路图6-10所示为查询传送方式输出接口电路，由锁存器、触发器、门电路及译码器等模块组成。CPU准备输出数据时先执行IN指令，使状态口三态门开启，从数据总线D1位读入BUSY状态。BUSY=1，外设处于忙状态；BUSY=0，CPU可向外部设备输出数据。6.2.3中断传送方式为了解决快速的CPU与慢速的外部设备之间的问题，充分利用CPU资源，产生了中断传送方式。中断传送方式是指外部设备可以主动申请CPU为其服务，当输入设备已将数据准备好或输出设备可以接收数据时，即可向CPU发送中断请求。CPU响应中断请求后，暂时停止执行当前程序，转去执行为外部设备进行I/O操作的服务程序即中断处理子程序。在执行完中断处理程序后，再返回被中断的程序继续执行。

中断传送方式的工作过程如下:①CPU执行启动外部设备指令，通过控制端口启动外部设备，使其处于准备工作状态。②此后，CPU不需要查询状态，而是继续运行原来的程序，进行其他信息的处理。这时，外部设备与CPU并行工作。③当I/O设备一旦准备就绪，如果是输入操作，则外部设备数据已存入接口电路中的数据寄存器中，输入数据准备好；如果是输出操作，则接口电路的数据寄存器中的原来数据已有效输出，可以接收数据。接口电路中的状态口信息即向CPU发出中断请求。④CPU在响应中断后，暂停正在执行的程序（断点），转向执行服务程序（I/O处理程序），CPU与外部设备进行信息交换。⑤中断处理程序结束后，CPU返回到原来程序的断点继续执行。可以看出：在中断传送控制方式下，CPU和外部设备在大部分时间里是并行工作的。6.2.4DMA方式中断传送方式提高了CPU的工作效率，但每次中断都要执行中断请求、中断响应、断点及现场保护、中断处理及中断返回等操作，这对于传送大批量数据，其数据传送速率并不高。另外，中断传送方式和查询传送方式在访问I/O端口时，均需要使用I/O指令，而I/O指令必须经过CPU。不难看出，在高速的批量数据输入输出时，中断请求方式显得太慢了。因此，中断传送方式不适合在高速设备和进行大批量数据传输时使用。为进一步提高数据传输效率，产生了直接存储器访问（DirectMemoryAccess，DMA）方式。

DMA方式是指完全由硬件执行，在存储器与外部设备之间直接建立数据传送通道的I/O传送方式。DMA方式的主要特点是：在传送数据时不经过CPU，不使用CPU内部的寄存器，CPU只是暂停控制一个或两个总线工作周期。

DMA方式也利用总线来传送数据，在这期间CPU把控制权交给由硬件实现的DMAC来临时接管总线，在存储器和I/O设备之间直接进行数据传送。6.3可编程DMAC可编程DMAC芯片8237是一种高性能的DMAC。

所谓可编程芯片，是指可以通过CPU写入芯片内部规定好的控制字、命令字或方式字等，设置芯片以实现不同的操作、设置工作方式及命令形式等功能。6.3.18237的功能、内部结构及工作方式1．8237的功能8237具有以下功能：

①8237具有4个用于连接I/O设备进行数据传输的通道，即一片8237可以连接4台外部设备。②每个通道DMA请求可以设置为允许或禁止或设置不同的优先级。③4种传输方式：单字节、数据块、请求和级联。④每个通道一次传送数据最大长度为64KB。⑤8237与外部设备和CPU之间联络信号友好。2．8237的内部结构8237的内部由时序和控制逻辑单元、程序命令控制逻辑单元、优先级编码控制逻辑单元、I/O缓冲器（地址、数据缓冲器）组和内部寄存器及计数器组等组成，如图6-13所示。3．8237的工作方式8237提供4种工作方式，每个通道均可以使用4种方式中的任何一种工作。（1）单字节传输方式采用单字节传输方式，在每次DMA操作传输一个字节数据后，当前字节计数器减1、地址计数器加1或减1；然后8237自动把总线控制权交给CPU，让CPU占用至少一个总线周期；而后立即对DMA请求信号DREQ进行测试，若又有请求信号，8237重新向CPU发出总线请求，获得总线控制权后，再传输下一个字节数据。如此反复循环，直至字节计数器为0，DMA操作结束。（2）数据块传输方式数据块传输方式是指进入DMA操作后，连续传输数据，直到整个数据块全部传输完毕。（3）请求传输方式请求传输方式与数据块传输方式类似，只是在每传输1字节后，8237都对DMA请求信号DREQ进行测试，如检测到DREQ端变为无效电平，则马上暂停传输，但测试过程仍然进行。当DREQ变为有效电平时，就在原来的基础上继续进行传输，直到传输结束。（4）级联传输方式该方式可以使几个8237级联，构成主从式DMAC系统。级联时，从片的HRQ端和主片的DREQ端相连；从片的HLDA端和主片的DACK端相连，而主片的HRQ、HLDA和CPU系统连接。主片和从片都要通过软件在模式寄存器中设置为级联方式。6.3.28237的引脚功能8237引脚主要包括控制信息引脚、地址信息引脚和数据信息引脚。控制信息引脚集中在时序和控制逻辑单元与优先级编码控制逻辑单元；地址信息引脚和数据信息引脚集中在地址、数据缓冲器组单元。1．时序控制信息引脚功能CLK：时钟信号输入端，用来控制8237内部操作定时和DMA的数据传输速率。CS：片选输入端，低电平有效，CS=0时可选中本片。一般情况下，由CPU提供的部分高位地址线经译码输出选中该片RESET：复位输入端，高电平有效。RESET=1时，8237芯片禁止所有通道的DMA操作。复位后的8237必须重新初始化才能进行DMA操作。READY：“准备就绪”信号输入端，高电平有效。READY=1时，表示存储器或外部设备准备就绪。在进行DMA操作时，由于所选择的存储器或外部设备端口的传输速率较慢，需要延长总线传送周期时，使READY=0，8237则自动在存储器读或存储器写周期中插入等待周期，直到存储器或端口准备就绪，发出状态信息使READY=1，DMA恢复正常操作。AEN：地址允许输出信号，高电平有效。AEN=1时，把外部锁存器中锁存的高8位地址送到系统的地址总线AB，与8237芯片直接输出的低8位地址共同组成16位地址送入地址总线。在AEN=0时，禁止输出。………2．地址、数据信息引脚地址、数据信息引脚由I/O缓冲器引出，地址线为16位，数据线为8位。A3～A0：地址总线低4位，双向。当CPU控制总线时为地址输入线，用于寻址8237内部寄存器；当8237控制总线时为要访问的存储单元的低4位地址，输出。A7～A4：地址线，输出存储单元低8位地址的高4位。DB7～DB0：DMA控制总线时，DB7～DB0作为地址线输出要访问的存储单元的高8位地址（A15～A8）。CPU控制总线时，DB7～DB0为8位双向数据线，与系统数据总线DB相连。6.3.3内部计数器及寄存器组内部计数器及寄存器组主要包括与8237控制功能、地址信息等相关的寄存器，如状态寄存器、控制字寄存器、地址寄存器和字节计数器等。6.3.4DMA应用编程计算机系统内的8237的通道0、通道2和通道3被系统内部占用，通道1留给用户使用。在使用8237进行DMA之前，必须首先通过CPU对其进行初始化编程。其步骤如下。①发出复位命令（复位命令寄存器地址见表6-1）。②写工作方式控制字到方式寄存器。③写命令字到命令寄存器。④根据所选通道，写基地址和基字节数寄存器。⑤设置屏蔽DMA通道并写入屏蔽寄存器。⑥由软件请求DMA操作，则写入请求寄存器，否则由DREQ控制信号启动。

6.4I/O端口应用及Proteus仿真示例6.4.2