计算机组成原理 (一)

一、选择

1.常用的虚拟存储器寻址系统由两级存储器组成。

A.主存一辅存；B.Cache—主存；C.Cache—辅存；D.主存一硬盘。

2.一个16Kxi6位的存储器，其地址线和数据线的总和是。

A.28；B.30；C.18；D.20。

3.某计算机字长是16位，它的存储容量是1MB,按字编址，它的寻址范围是0

A.512K；B.IM；C.512KB；D.1MB。

4.存储字长是指。

A.存放在一个存储单元中的二进制代码组合；

B.存放在一个存储单元中的二进制代码位数；

C.存储单元的个数；D.机器指令的位数。

5.存储周期是指o

A.存储器的写入时间；

B.存储器进行连续写操作允许的最短间隔时间；

C.存储器进行连续读或写操作所允许的最短间隔时间；

D.指令执行时间。

6.在程序的执行过程中，Cache与主存的地址映射是由0

A.操作系统来管理的；D.程序员调度的；

C.由硬件自动完成的；D.用户软件完成。

7.下列器件中存取速度最快的是<.

A.Cache：B.主存；C.寄存器；D.辅存。

8.设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。

A.224；B.223；C.222；D.22,O

9.下列说法中正确的是。

A.Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；

B.主存储器只由易失性的随机读写存储器构成：

C.单体多字存储器主要解决访存速度的问题；

D.Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。

10.Cache的地址映象中比较多的采纳“按内容寻址”的相联存储器来实现。

A.直接映象；B.全相联映象；C.组相联映象；D.以上都有。

11.在计算机的层次化存错器结构中，虚拟存储器是指0

A.将帮助存储器当作主存储器使用；B.将高速缓存当作主存储器使用；

C.将主存储器当作高速缓存使用；D.将主存储器当作帮助存储器使用。

12.一个8Kxi6位的存储器，其地址线和数据线的总和是.

A.28；B.29：C.24：D.19。

13.某计算机字长是32位，它的存储容量是64KB,按字编址，它的寻址范围是。

A.16KB：B.16K；C.32K：D.32KB。

二、名词解释

1.组相连地址映射

2.全相连地址映射

三、问答

1.设计题（依据题目要求写出具体作答步骤和结果。）

设CPU共有16根地址线，8根数据线，并用礴（低电平有效）作访存掌握信号,

而作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：

ROM（2Kx8位，4Kx4位，8Kx8位），

RAM（1KX4位，2Kx8位，4Kx8位）

及741sl38译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：

（1）最小4K地址为系统程序区，409676383地址范围为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）具体画出片选规律。

2.设CPU有16根地址线，8根数据线，并用作访存掌握信号（低电平有效），用作读/

写掌握信号（高电平为读，低电平为写）。现有下列存储芯片：1KX4位RAM：4KX8位

RAM；8KX8位RAM；2KX8位ROM；4KX8位ROM；8KX8位ROM及74LSI38译码

器和各种门电路，如图所示。画出CPU与存储器的连接图，要求

（1）主存地址空间安排：

6000H〜67FFH为系统程序区；

6800H〜6BFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片？

（3）具体画出存储芯片的片选规律图。

3.某计算机的主存地址空间大小为256MB,按字节编址。指令Cache和数据Cache分别,

均有8个Cache行.每个Cache行大小为64B.数据Cache采纳宜接映射方式。现有两

个功能相同的程序A和B,其伪代码如下所示：

程甫A：程序B：

inta[256][256];inta[256][256J;

intsuni_array1()intsum_array2()

((

inti,j,sum=0;inti.j,sum=0;

for(i=0;i<256;i++)for(j=0;j<256;j++)

for(j=0;j<256;j++)for(i=0;i<256;i++)

sum+=a(i][j]：sum+=a[i][j]：

returnsum；returnsum；

))

补码表示，程序编译时i,j,sum均安排在寄存器中，数组a按行优先方式存放，其首地

址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

（1）若不考虑用于Cache全都性维护和替换算法的掌握位，则数据Cache的总容量为

多少？

（2）数组元素a[0][31]和各自所在的主存块对应的Cache行号分别是多少（Cache

行号从0开头）？

（3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

某计算机存储器按字节编址，虚拟（规律）地址空间大小为16MB,主存（物理）地址

空间大小为1MB,页面大小为4KB；Cache采纳直接映射方式，共8行；主存与Cache±

间交换的块大小为32Bo系统运行到某一时刻时，页表的部分内容和Cache的部分内容分

别如题5-a图、题5-b图所示，图中页框号及标记字段的内容为十六进制形式。

虚页号有效位页框号……行号有效位标记……

0106.........01020••••••

1104……10—.........

2115.........2101D••••••

3102.........31105••••••

40—........41064.........

512B.........5114D.........

60—.........60—••••••

7132.........7127A……

题5-a图页表的部分内容题5-b图Cache的部分内容

请回答下列问题:（1）虚拟地址共有

几位，哪几位表示页号？物理地址共有几位，哪几位表示页框号（物理页号）？

（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的

位数及在物理地址中的位置。

（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物

理地址是什么？访问该地址时是否Cache命中？要求说明理由。

（4）假定为该机配置一个4路组相联的TLB,该TLB共可存放8个页表项，若其当前内

容（十六进制）如题5-c图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要

求说明理由。

第一章输入输出系统

一、选择

1.在的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O

指令。

A.单总线；B.双总线；C.三总线；D.以上三种总线。

2.CPU响应中断的时间是0

A.中断源提出恳求；B.取指周期结束；C.执行周期结束；D.间址周期结束。

3.DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再

恢复工作，这种状况称作。

A.停止CPU访问主存；B.周期挪用；C.DMA与CPU交替访问；D.DMA。

4.总线通信中的同步掌握是。

A.只适合于CPU掌握的方式；B.由统一时序掌握的方式；

C.只适合于外围设施掌握的方式；D.只适合于主存。

5.以下是错误的。

A.中断服务程序可以是操作系统模块；

B.中断向量就是中断服务程序的入口地址：

C.中断向量法可以提高识别中断源的速度；

D.软件查询法和硬件法都能找到中断服务程序的入口地址。

6.响应中断恳求的条伶是____。

A.外设提出中断；B.外设工作完成和系统允许时；

C.外设工作完成和中断标记触发器为“I”时；D.CPU提出中断。

7.在中断周期中，将允许中断触发器置“0”的操作由完成。

A.硬件；B.关中断指令；C.开中断指令；D.软件。

8.CPU通过____启动通道。

A.执行通道命令；B.执行I/O指令；

C.发出中断恳求；D.程序查询。

9.总线中地址线的作用是o

A.只用于选择存储器单元；B.由设施向主机供应地址；

C.用于选择指定存储器单元和I/O设施接口电路的地址；

D.即传送地址又传送数据。

10.总线的异步通信方式。

A.不采纳时钟信号，只采纳握手信号；

B.既采纳时钟信号，又采纳握手信号：

C.既不采纳时钟信号，又不采纳握手信号；

D.采纳时钟信号，不采纳握手信号。

II.以下叙述_____是正确的。

A.外部设施一旦发出中断恳求，便马上得到CPU的响应；

B.外部设施一旦发出中断恳求，CPU应马上响应；

C.中断方式一般用于处理随机消失的服务恳求；

D.程序查询用于键盘中断。

12.DMA方式的接口电路中有程序中断部件，其作用是。

A.实现数据传送；B.向CPU提出总线使用权；

C.向CPU提出传输结束；D.发中断恳求。

13.在中断接口电路中，向量地址可通过送至CPU。

A.地址线：B.数据线；C.掌握线：D.状态线。

14.总线复用方式可以。

A.提高总线传输带宽；B.增加总线功能；

C.削减总线中信号线数量；D,提高CUP采用率。

15.I/O与主机交换信息的方式中，DMA方式的特点是o

A.CPU与设施串行工作，传送与主程序串行工作；

B.CPU与设施并行工作，传送与土程序串行工作；

C.CPU与设施并行工作，传送与主程序并行工作；

D.CPU与设施串行工作，传送与主程序并行工作。

16.下列叙述中是正确的。

A.程序中断方式中有中断恳求，DMA方式中没有中断恳求；

B.程序中断方式和DMA方式中实现数据传送都需中断恳求；

C.程序中断方式和DMA方式中都有中断恳求，但目的不同；

D.DMA要等到指令周期结束时才进行周期窃取。

17.中断向量可供应____o

A.被选中设施的地比；B.传送数据的起始地址；

C.中断服务程序入口地址；D.主程序的断点地址，

18.总线的异步通信方式。

A.不采纳时钟信号，只采纳握手信号；

B.既采纳时钟信号，又采纳握手信号；

C.既不采纳时钟信号，乂不采纳握手信号；

D.采纳时钟信号，不采纳握手信号。

19.若一个8比特组成的字符至少需10个比特来传送，这是传送方式。

A.同步；B.异步；C.并联；D.混合。

20.CPU响应DMA恳求的时间是o

A.可在指令周期内的任一存取周期结束时；

B.必需在一个总线周期结束时；

C.必需在一条指令执行完毕时；

D.在判明没有中断恳求之后。

21.I/O与主机交换信息的方式中，中断方式的特点是o

A.CPU与设施串行工作，传送与主程序串行工作；

B.CPU与设施并行工作，传送与主程序串行工作

C.CPU与设施并行工作，传送与主程序并行工作；

D.CPU与设施串行工作，传送与主程序并行工作

22.在独立恳求方式下，若有N个设施，则。

A.有一个总线恳求信号和一个总线响应信号；

B.有N个总线恳求信号和N个总线响应信号；

C.有一个总线恳求信号和N个总线响应信号；

D.有N个总线恳求，言号和一个总线响应信号。

23.DMA接口。

A.可以用于主存与主存之间的数据交换；B.内有中断机制；

C.内有中断机制，可以处理特别状况；D.内无中断机制

24.三种集中式总线掌握中，方式对电路故障最敏感。

A.链式查询；B.计数器定时查询；C.独立恳求：D.以上都不对

25.以下叙述____是错误的。

A.一个更高级的中断恳求肯定可以中断另一个中断处理程序的执行；

B.DMA和CPU必需分时使用总线；

C.DMA的数据传送不需CPU掌握；D.DMA中有中断机制。

二、问答：

1.系统总线

2.多重中断

3.总线通信掌握中同步和异步通信的特点。

4.以I/O设施的中断处理过程为例，说明一次程序中断的全过程。

5.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。

6.程序查询方式和程序中断方式都要由程序实现外围设施的输入/输出，它们有何不同？

7.设某机有四个中断源A、B、C、D,其硬件排队优先次序为A>B>C>D,现要求将中

断处理次序改为D>A>C>B.

（1）写出每个中断源对应的屏蔽字。

（2）按下图时间轴给出的四个中断源的恳求时刻，画出CPU执行程序的轨迹。设每个中

断源的中断服务程序时间均为20pso

程序

I.除J个不向总芯片外，分别指出存储器、运算器、掌握器和I/O系统各自可采纳什么方

法提高机器速度，各举一例简要说明。

2.能不性—52。濒3。飞，6器5。明60词。"8。,%（）

不能说卡申而上叔越快+机盎的利皮析感快」由+机梏的速度不片⑹'7有关，还与机

器周期中月:D忖钟周期委〈及指令周次之所含的机器周期数有关。向忤王频的机器，由于

机器周期所含时钟周期数小I可，机器的速度也不同。机器周期中所含时钟周期数少的机器，

速度更快。

此外，机器的速度还和其他许多因素有关，如主存的速度、机器是否配有Cache、总线

的数据传输率、硬盘的速度、以及机器是否采纳流水技术等等。机器速度还可以用MIPS（每

秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数）来衡量。

3.除了采纳高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6科）提

高整机速度的措施。

第二章计算机的运算方法

1.冯•诺伊曼机工作方式的基本特点是o

A.多指令流单数据流；B.按地址访问并挨次执行指令；

C.堆栈操作：D.存储器按内容选择地址。

2.浮点数的表示范围和精度取决于。

A.阶码的位数和尾数的机器数形式；B.阶码的机器数形式和尾数的位数；

C.阶码的位数和尾数的位数；D.阶码的机器数形式和尾数的机器数形式。

3.对有关数据加以分类、统计、分析，这属于计算机在方面的应用。

A.数值计算；B.帮助设计；C.数据处理；D.实时掌握。

4.加法器采纳先行进位的目的是o

A.优化加法器的结构；B.节约器材；C.加速传递进位信号；D.增加加法器结构。

5.设寄存器内容为80H,若它对应的真值是-127,则该机器数是。

A.原码；B.补码；C.反码；D.移码。

6.在浮点机中，推断补码规格化形式的原则是o

A.尾数的第一数位为I,数符任意；B.尾数的符号位与第一数位相同；

C.尾数的符号位与第一数位不同；D.阶符与数符不同。

7.若9BH表示移码（含I位符号位）.其对应的十进制数是0

A.27；B.-27；C.-101；D.101。

8.计算机中表示地址时，采纳o

A.原码；B.补码；C.反码；D.无符号数。

9.设寄存器内容为10000000,若它等于+0,则为o

A.原码；B.补码；C.反码；D.移码。

10.当定点运算发生溢出时，应_____O

A.向左规格化；B.向右规格化；C.发出出错信息；D.舍入处理。

11.在整数定点机中，下述第种说法是正确的。

A.原码和反码不能表示-1,补码可以表示-1;

B.三种机器数均可表示-1；

C.三种机器数均可表示且三种机器数的表示范围相同；

D.三种机器数均不行表示-1。

12.设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除

阶符、数符各取I位外，阶码和尾数各取几位？按这样安排，该浮点数溢出的条件是什么？

.答：由于*=65536

则±6万的十进制数需16位二进制数表示。

对于尾数为16位的浮点数，因16需用5位二进制数表示，即

（16）i-=（10000）-,

故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32-1

-1-5=25位。

按这样安排，当阶码大于+31时，浮点数溢出，需中断处理。

13.设机器数字长为8位(含1位符号位)，设A=2,B=-孕,计算[A±BL，推断溢

6432

出并还原成真值。

14.已知：A=-0.1011,B=-0.0110求：[A+B「卜，并推断结果是否溢出。

15.设机器数字长为8位(含一位符号位在内)，若A=+15,B=+24,求[A-B]补并还原成

真值。

16.设x=+U,y=+N,试用变形补码计算x+y,并用双符号位推断结果是否溢出。

1616

18.已知：两浮点数x=0.1101x2i0,y=0.1011x2°'求：x+y

解：lX]ff=110,0.1101

[Y]浮=1OL0.1011

(1)求阶差并对阶：

[△E]扑=[E：-E[补=[Ex]补+[-Ey]补=00010+11111=00001

即AE为1,x的阶码大，应使近右移1位，Ey加1,

[Yh=110,0.0101(I)

其中(1)表示My右移1位后移出的最低一位数。

(2)尾数和

[M]fr=[Mx]补I[MY]件

DO.1101

+DO.0101(1)

~1010(1)

(3)规格化处理

尾数运算结果的符号位与最高数值位为同值，应执行右规处理，结果为

0.11010(1),阶码为111o

(4)舍入处理

采纳0舍1入法处理，则有

0.11010

+1_________

0.11011

(5)判溢出

阶码符号位为00,不溢出，故得最终结果为

x+y=2nlX(0.11011)

第三章指令系统

一、选择

1.用以指定待执行指令所在地址的是。

A.指令寄存器；B.数据计数器；C.程序计数器；D.累加器。

2.下列说法中是正确的。

A.加法指令的执行周期肯定要访存；

B.加法指令的执行周期肯定不访存；

C.指令的地址码给出存储器地址的加法指令，在执行周期肯定访存；

D.指令的地址码给出存储器地址的加法指令，在执吁周期不肯定访存。

3.基址寻址方式中，操作数的有效地址是o

A.基址寄存器内容加上形式地址(位移量);

B.程序计数器内容加上形式地址；

C.变址寄存器内容加上形式地址；

D.寄存器内容加上形式地址。

4.变址寻址方式中，操作数的有效地址是。

A.基址寄存器内容加上形式地址（位移量）；

B.程序计数器内容加上形式地址；

C.变址寄存器内容加上形式地址；

D.寄存器内容加上形式地址。

5.程序掌握类指令的功能是。

A.进行主存和CPU之间的数据传送；

B.进行CPU和设施之间的数据传送；

C.转变程序执行的挨次；

D.肯定是自动加+1。

6.指令寄存器的位数取决于。

A.存储器的容量；B.指令字长；

C.机器字长；D.存储字长。

7.在运算器中不包含o

A.状态寄存器；B.数据总线；C.ALU：D.地址寄存器。

8.直接寻址的无条件转移指令功能是将指令中的地址码送入o

A.PC；B.地址寄存器：C.累加器；D.ALUo

9.I/O采纳统一编址时，进行输入输出操作的指令是。

A.掌握指令；B.访存指令；

C.输入输出指令；D.程序指令1.时钟周期

10.寻址对于实现程序浮动供应了较好的支持。

A.间接寻址；B.变址寻址；C.相对寻址；D.直接寻址。

11.水平型微指令的特点是o

A.一次可以完成多个操作；B.微指令的操作掌握字段不进行编码；

C.微指令的格式简短；D.微指令的格式较长。

12.在掌握器的掌握方式中，机器周期内的时钟周期个数可以不相同，这属于

A.同步掌握；B.异步掌握；C.联合掌握；D.人工掌握。

13.下列叙述中是正确的。

A.掌握器产生的全部掌握信号称为微指令；

B.微程序掌握器比硬连线掌握器更加敏捷；

C.微处理器的程序称为微程序；

D.指令就是微指令。

14.CPU中的译码器主要用于o

A.地址译码；B.指令译码；C.选择多路数据至ALU；D.数据译码。

15.超流水线技术是o

A.缩短原来流水线的处理器周期；

B.在每个时钟周期内司时并发多条指令；

C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令；

D.以上都不对。

16.以下叙述中错误的是。

A.指令周期的第一个操作是取指令；

B.为了进行取指令操作，掌握器需要得到相应的指令；

C.取指令操作是掌握器自动进行的；

D.指令周期的第一个操作是取数据。

17.垂直型微指令的特点是____。

A.微指令格式垂直表示；B.掌握信号经过编码产生；

C.采纳微操作码；D.采纳微指令码。

18.计算机操作的最小单位时间是。

A.时钟周期；B.指令周期；C.CPU周期；D.中断周期。

19.下列描述中是正确的。

A.掌握器能理解、解程并执行全部的指令；

B.一台计算机包括输入、输出、掌握、存储及算逻运算五个单元；

C.全部的数据运算都在CPU的掌握器中完成；

D.以上答案都正确。

20.以下叙述中是错误的。

A.取指令操作是掌握器固有的功能，不需要在操作码掌握下完成；

B.全部指令的取指令操作都是相同的；

C.在指令长度相同的状况下，全部指令的取指操作都是相同的；

D.一条指令包含取指、分析、执行三个阶段。

21.下列叙述中是错误的。

A.采纳微程序掌握器的处理器称为微处理器；

B.在微指令编码中，编码效率最低的是直接编码方式;；

C.在各种微地址形成方式中，增量计数器法需要的挨次掌握字段较短；

D.CMAR是掌握器中存储地址寄存器。

22.组合规律掌握器与微程序掌握器相比o

A.两者的硬件结构系统简单程度相同

B.组合规律掌握器的硬件结构比较简洁

C.微程序掌握器的硬件结构比较简洁

D.组合规律掌握器易于进行指令扩充

23.在采纳增量计数器法的微指令中，下一条微指令的地址____。

A.在当前的微指令中；B.在微指令地址计数器中；

C.在程序计数器；D.在CPU中。

24.由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通

常由_____来确定。

A.指令周期；B.存取周期；C.间址周期；D.执行周期。

25.RISC机器。

A.不肯定采纳流水技术；B.肯定采纳流水技术：

C.CPU配备很少的通用寄存器；D.CPU配备许多的通用寄存器。

26.在下列寻址方式中，寻址方式需要先计算，再访问主存。

A.马上；B.变址；C.间接；D.直接。

27.在二地址指令中是正确的。

A.指令的地址码字段存放的肯定是操作数：

B.指令的地址码字段存放的肯定是操作数地址；

C.运算结果通常存放在其中一个地址码所供应的地址中；

D.指令的地址码字段存放的肯定是操作码。

28.在掌握器的掌握信号中，相容的信号是的信号。

A.可以相互替代；B.可以相继消失；

C.可以同时消失；D.不行以同时消失。

29.计算机操作的最小单位时间是o

A.时钟周期；B.指令周期；C.CPU周期；D.执行周期。

30.CPU不包括o

A.地址寄存器；B.指令寄存器IR；C.地址译码器；D.通用寄存器。

31.寻址便于处理数组问题。

A.间接寻址；B.变址寻址；C.相对寻址；D.马上寻址。

32.超标量技术是,

A.缩短原来流水线的处理器周期；

B.在每个时钟周期内同时并发多条指令；

C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令；

D.以上都不对。

33.在掌握器的掌握方式中，机器周期内的时钟周期个数可以不相同，这属于o

A.同步掌握；B.异步掌握；C.联合掌握；D.局部掌握。

二、名词解释

I机器周期在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，

每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基

本操作。完成一个基本操作所需要的时间称为机器周期。

2.周期挪用

3.微程序是将一条机器指令所需要的操作编写成一段微程序，每一个微程序包含若干条

微指令，每一条微指令对应一条或多条微操作。

4.水平型微指令水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编

码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编

码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。

5.超标量(Superscalar)技术是指在每个时钟周期内可同时并发多条独立指令，即以

并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。

6.机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序微指令组成的微

程序来解释，微指令也是由0、1代码组成，也能被机器直接识别。

7.同步掌握方式

8.直接编码

9.异步掌握方式：异步掌握不存在基准时标信号，微操作的时序是由专用的应答线路掌

握的，即掌握器发出某一个微操作掌握信号后，等待执行部件完成该操作时所发回的“回答”

或“终了”信号，再开头下一个微操作。

10.RISCRISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提

高系统执行速度的目的。

11.直接寻址

12.字段直接编码：字段直接编码就是将微指令的操作掌握字段分成若干段，将一组互斥

的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字

段直接译码发出微命令，故又有显式编码之称。

13.时钟周期节拍，时钟频率的倒数，机器基本操作的最小单位。

14.超流水线(Superpipelining)技术是将一些流水线寄存器插入到流水线段中，好比

将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。

15.微程序掌握采纳与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指

令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作

命令。

16.CISC简单指令集计算机（ComplexInstructionSetComputer,CISC）,指令系统浩

大，指令功能简单，指令格式、寻址方式多；绝大多数指令需多个机器周期完成；各种指令

都可访问存储器；采纳微程序掌握；有专用寄存器，少量；难以用优化编译技术生成高效的

目标代码程序；

三、应用题

1.某机主存容量为4Mxi6位，且存储字长等于指令字长，若该机的指令系统具备97种操

作。操作码位数固定，且具有直接、间接、马上、相对、基址五种寻址方式。

（I）画出一地址指令格式并指出各字段的作用；

（2）该指令直接寻址的最大范围（十进制表示）；

（3）一次间址的寻址范围（十进制表示）；

（4）相对寻址的位移量〔十进制表示）。

答：

（1）一地址指令格式为（1分）

0PMA

OP操作码字段，共7位，可反映85种操作：

M寻址方式特征字段，共3位，可反映6种寻址方式；

A形式地址字段，共16-7-3=6位（1分）

（2）直接寻址的最大范围为26=64（1分）

（3）由于存储字长为32位，故一次间址的寻址范围为2历=65536（1分）

相对寻址的位移量为-32~+31（1分）

2.微程序掌握器包含哪几个部分，说明每个部分的功能。

3.下图为主机框图，依据要求回答：

（1）若存储器容量为64Kx32位，指出图中各寄