【MOOC】现代数字电子技术基础-杭州电子科技大学 中国大学慕课MOOC答案

【MOOC】现代数字电子技术基础-杭州电子科技大学中国大学慕课MOOC答案测验1、【单选题】数字信号的特点是在（）和（）上都是（）变化的。本题答案：【幅度，时间，不连续】测验1、【单选题】对160个符号进行二进制编码，则至少需要（）位二进制数。本题答案：【8】测验1、【单选题】十进制整数转换为二进制数一般采用（）本题答案：【除2取余法】测验11、【单选题】100001100001是8421BCD码，其十进制为()。本题答案：【861】测验21、【单选题】写出二进制真值-0.1101001的原码、反码和补码（）本题答案：【1.1101001,1.0010110,1.0010111】第1讲单元测验1、【单选题】十进制整数转换为二进制数一般采用（）本题答案：【除2反序取余法#除2反序取余法】2、【单选题】把下列4个不同数制的数按从小到大的次序排列。(376.125)D、(110000)B、(17A)H、(67)O本题答案：【(17A)H(376.125)D(67)O(110000)B#(17A)H(376.125)D(67)O(110000)B】3、【单选题】十进制转8421和余3，写出9536D的8421BCD码和余3码。本题答案：【1001010100110110,1100100001101001#1001010100110110,1100100001101001】4、【单选题】求真值及补码：求[X]原=1.1101的真值和补码；求[X]反=0.1111的补码。本题答案：【-0.1101；1.0011；0.1111#-0.1101；1.0011；0.1111】5、【单选题】8421BCD码的1000相当于十进制的数值。本题答案：【8#8】6、【单选题】下列哪些信号属于数字信号（）。本题答案：【时钟脉冲信号#时钟脉冲信号】7、【单选题】将十进制小数转换为二进制数一般采用（）本题答案：【乘2顺序取整法#乘2顺序取整法】8、【单选题】二进制数1011.0101转换成十进制数为：本题答案：【(11.3125)D#(11.3125)10】9、【单选题】将二进制数1011.0101转换成十六进制数为：本题答案：【(B.5)H#(B.5)16】10、【单选题】十进制数78.25转换成8421BCD码为：本题答案：【(01111000.00100101)8421BCD#(01111000.00100101)8421BCD】11、【单选题】已知格雷码为1000，其对应的二进制码为：本题答案：【(1111)B#(1111)2】12、【单选题】已知十进制数为92，其对应的余3码为：本题答案：【(11000101)余3码#(11000101)余3码】13、【单选题】将二进制数1100110转换成格雷码为：本题答案：【1010101#1010101】14、【单选题】数据-1010110的原码、反码和补码为：本题答案：【110101101010100110101010#110101101010100110101010】15、【判断题】在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）本题答案：【正确】16、【判断题】逻辑变量的取值，１比０大。（）本题答案：【错误】17、【判断题】对于十进制纯小数，求它的二进制表示可以采用“除2取余”法。（）本题答案：【错误】18、【判断题】“0”的补码只有一种形式。（）本题答案：【正确】19、【判断题】原码和补码均可实现将减法运算转化为加法运算。（）本题答案：【错误】20、【判断题】格雷码中任意两个相邻数的代码只有一位码元不同本题答案：【正确】测验1、【判断题】已知X+Y=X+Z成立，那么Y=Z。（）本题答案：【错误】测验1、【判断题】若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（）本题答案：【错误】测验1、【单选题】函数F(A,B,C)=AB+BC+AC的最小项表达式为()。本题答案：【F(A,B,C)=∑m（3，5，6，7）；】2、【单选题】标准或-与式是由（）构成的逻辑表达式。本题答案：【最大项相与】测验1、【多选题】下列说法正确的是（）本题答案：【公式法化简是利用逻辑代数中的公式和定理进行化简#公式法化简方法不唯一，结果也不唯一#公式法化简有一定技巧#并项化简法是利用公式A+A~=1，将两项合并成一项】测验1、【单选题】下列几种说法中错误的是（）本题答案：【卡诺图中1的个数和0的个数相同】2、【单选题】某函数卡诺图中有4个“1”几何相邻，合并成一项，可消去（）个变量。本题答案：【2】3、【判断题】无关项既可以包含在函数式中，也可以不包含在函数式中。本题答案：【正确】第2讲单元测验1、【单选题】逻辑等式三个规则分别是、、。本题答案：【代入、对偶、反演#代入、对偶、反演】2、【单选题】逻辑代数又称布尔代数。基本的逻辑关系有()、()、()三种。本题答案：【与,或,非#与,或,非】3、【单选题】要表达一个逻辑函数常见的方法有()。本题答案：【其它都可以#其它都可以】4、【单选题】F(A,B,C)的两个最小项之积=()。本题答案：【0#0】5、【单选题】n个变量,有多少个最小项()本题答案：【#】6、【单选题】逻辑表达式A+BC=()本题答案：【(A+B)(A+C)#(A+B)(A+C)】7、【单选题】逻辑函数的最小项之和表达式为()本题答案：【Sm(0,1,3,7)#Sm(0,1,3,7)】8、【单选题】三变量逻辑函数F(A,B,C)=A+BC的最小项表示中不含下列哪项()。本题答案：【m2#m2】9、【单选题】标准或-与式是由()构成的逻辑表达式。本题答案：【最大项相与#最大项相与】10、【单选题】逻辑函数化简的方法主要有化简法和化简法。本题答案：【公式法、卡诺图法#公式法、卡诺图法】11、【单选题】逻辑函数Y=A+AB+C+ACDEF的最简与或式为()本题答案：【Y=A+C#Y=A+C】12、【单选题】已知,下列结果正确的是()本题答案：【Y=1#Y=1】13、【单选题】下列几种说法中错误的是()本题答案：【卡诺图中1的个数和0的个数相同。#卡诺图中1的个数和0的个数相同。】14、【单选题】卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。本题答案：【循环码#循环码】15、【单选题】某函数卡诺图中有4个“1”几何相邻,合并成一项,可消去()个变量。本题答案：【2#2】16、【判断题】若两个函数相等,则它们的真值表一定相同;反之,若两个函数的真值表完全相同,则这两个函数未必相等。本题答案：【错误】17、【判断题】对任意一个最小项,只有一组变量取值使得它的值为1.本题答案：【正确】18、【判断题】在逻辑函数表达式中,如果一个乘积项包含的输入变量最少,那么该乘积项叫做最小项。本题答案：【错误】19、【判断题】逻辑函数的卡诺图中,相邻最小项可以合并。本题答案：【正确】20、【判断题】约束项就是逻辑函数中不允许出现的变量取值组合,用卡诺图化简时,可将约束项当作1,也可当作0。本题答案：【正确】测验1、【单选题】不具有多个输入端和一个输出端的基本逻辑门是（）本题答案：【非门】测试1、【单选题】“异或”逻辑与以下哪种逻辑是非的关系()。本题答案：【“同或”逻辑】测验1、【判断题】CMOS门电路的输入端在使用中不允许悬空。（）本题答案：【正确】测验1、【单选题】和TTL电路相比，CMOS电路最突出的优点在于（）本题答案：【功耗低】2、【单选题】CMOS门电路的扇出系数比TTL门电路()。本题答案：【大得多】第3讲单元测验1、【单选题】下面哪项不是三态门的主要用途（）本题答案：【输出端并联输出#电平转换#输出端并联输出】2、【单选题】下列门电路属于双极型的是（）本题答案：【OC门#OC门】3、【单选题】和TTL电路相比，CMOS电路最突出的优点在于（）本题答案：【功耗低#功耗低】4、【单选题】不同结构的门电路连接时需要考虑匹配问题。当TTL驱动CMOS电路时，主要需要考虑的匹配是（）。本题答案：【电压匹配#电压匹配】5、【单选题】试选择下图门电路的输出为本题答案：【高电平#高电平】6、【单选题】试选择下图TTL门电路的输出状态H、悬空本题答案：【高电平#高电平】7、【单选题】试选择下图门电路的输出状态H、悬空本题答案：【高电平#高电平】8、【单选题】试选择下图门电路的输出状态H、悬空本题答案：【高电平#高电平】9、【单选题】试选择下图门电路的输出H、10V本题答案：【高阻态】10、【单选题】试选择下图门电路的输出H、10V本题答案：【高阻态】11、【单选题】试选择下图TTL门电路的输出状态H、悬空本题答案：【高电平#高电平】12、【多选题】TTL与非门多余的输入端可以接（）本题答案：【高电平#悬空#与有效输入端接在一起】13、【多选题】三态门的输出状态有（）。本题答案：【高电平#低电平#高阻态】14、【判断题】在与门电路后面加上非门，就构成了与非门电路。本题答案：【正确】15、【判断题】CMOS门电路的输入端在使用中不允许悬空。本题答案：【正确】16、【判断题】与门、或门和非门都具有多个输入端和一个输出端。本题答案：【错误】17、【判断题】TTL与非门的多余输入端悬空时，相当于输入高电平。本题答案：【正确】18、【判断题】门电路的扇出系数越大，可驱动的负载越少。本题答案：【错误】19、【判断题】CMOS集成电路的功耗与电源电压有关，与工作频率无关。本题答案：【错误】测验1、【单选题】组合逻辑电路（）本题答案：【没有记忆功能】测验1、【判断题】组合逻辑电路分析的目的是了解组合逻辑电路的功能。()本题答案：【正确】2、【判断题】进行组合逻辑电路设计时，“最小化”电路未必是“最佳电路”，还应从经济指标、速度和功耗等多个指标综合考虑。（）本题答案：【正确】测验1、【单选题】对于8线—3线编码器，下面说法正确的是（）本题答案：【有8根输入线，3根输出线】2、【单选题】8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（）。本题答案：【000】测验1、【单选题】3线-8线译码电路是（）译码器本题答案：【三位二进制】2、【单选题】已知74LS138译码器的输入三个使能端（G1=1，G2AN=G2BN=0）时，输入端CBA=011，则输出Y7～Y0是()本题答案：【11110111】3、【单选题】七段共阴极显示译码器，当译码器七个输出端状态为abcdefg=1011011时，译码器输入状态（8421BCD码）应为()本题答案：【0101】测验1、【单选题】一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是()本题答案：【3】2、【单选题】1路—4路数据分配器有（）本题答案：【一个数据输入端，两个选择控制端，四个数据输出端】测验1、【单选题】全加器的逻辑功能是（）本题答案：【两个同位的二进制数及来自低位的进位三者相加】测验1、【单选题】对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（）本题答案：【如果A3＞B3，则A＞B】测验1、【单选题】PLD的基本结构是由（）和（），再加上（）电路组成的本题答案：【与门阵列或门阵列输入输出】测验1、【判断题】对组合逻辑电路的竞争冒险可以通过电路重新进行逻辑设计来消除。本题答案：【正确】第4讲单元测验1、【单选题】组合逻辑电路的输出取决于（）本题答案：【输入信号的现态#输入信号的现态】2、【单选题】半加器的逻辑功能是（）本题答案：【两个同位的二进制数相加#两个同位的二进制数相加】3、【单选题】对于8421BCD码优先编码器，下面说法正确的是（）本题答案：【有10根输入线，4根输出线#有10根输入线，4根输出线】4、【单选题】8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出本题答案：【000#000】5、【单选题】已知某电路的真值表如下，该电路的逻辑表达式为()。本题答案：【Y=AB+C#Y=AB+C】6、【单选题】引起组合逻辑电路中竟争与冒险的原因是（）本题答案：【电路延时#电路延时】7、【单选题】八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（）本题答案：【】8、【单选题】74LS148电路图如下所示，它的输出从上到下，应该是（）本题答案：【11111#11111】9、【单选题】能实现并-串转换的是（）本题答案：【数据选择器#数据选择器】10、【单选题】若要设计一个8位数值比较器，需要的数据输入和输出信号位数分别是（）本题答案：【16，3#16，3】11、【单选题】下面逻辑函数式和Y=AB+AC表示同样功能的是（）本题答案：【##】12、【多选题】关于PROM和PAL的结构，以下叙述正确的是（）本题答案：【PROM的与阵列固定，不可编程#PAL的与阵列可编程#PAL的与阵列可编程】13、【多选题】在下列逻辑部件中，属于组合逻辑部件的是（）本题答案：【译码器#编码器#全加器】14、【多选题】下面逻辑门输出允许用线直接相连的有（）本题答案：【OC门#OD门#三态门】15、【判断题】组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。（）本题答案：【正确】16、【判断题】能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。（）本题答案：【错误】17、【判断题】用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（）本题答案：【正确】18、【判断题】用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（）本题答案：【正确】19、【判断题】显示译码器只有一种，是发光二极管显示器（LED）。（）本题答案：【错误】20、【判断题】为了防止逻辑门损坏，所有逻辑门的输出都不允许用线直接相连。（）本题答案：【错误】21、【判断题】与非门加上适当的连线可以实现与、或、非的功能。（）本题答案：【正确】22、【判断题】竞争冒险是指组合逻辑电路中，当输入信号改变时，输出端可能出现的瞬间干扰窄脉冲。（）本题答案：【正确】测验1、【单选题】在创建的元件符号中输出端DOUT［2..0］表示输出有（）根线。本题答案：【3】2、【单选题】数字去抖动电路中，当信号被串入电路后，能在输出端输出脉冲信号的条件是，必须在4个D触发器的输出端Q同时为（），最终才能输出高电平。本题答案：【高电平】3、【单选题】数字延时电路是由（）触发器组成的。本题答案：【D】4、【单选题】在引脚锁定完成以后，下一步进行的是（）本题答案：【编译】测验1、【单选题】在引脚锁定完成以后，下一步进行的是（）本题答案：【编译】测验1、【单选题】逻辑电路原理图录入以后，下一步进行的是（）。本题答案：【编译】第5讲单元测验1、【单选题】下列PLD设计开发流程正确的是()本题答案：【设计输入-综合-适配-仿真-硬件测试#设计输入-综合-适配-仿真-硬件测试】2、【单选题】下列哪些不是verilogHDL的关键字(）H、Default本题答案：【entity#entity】3、【单选题】下列哪种表示十进制数11的方法是错误的（）本题答案：【2'd11#1'HB#2'o13】4、【单选题】P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）本题答案：【input[3:0]P,Q,R#input[3:0]P,Q,R】5、【单选题】下列哪些文件不能是用户自己生成的（）本题答案：【.sof文件#.sof文件】6、【判断题】在QuartusII中，所有的设计文件都应该放在某个工程中。本题答案：【正确】7、【判断题】对输入的逻辑描述进行逻辑综合、生成网表文件的过程叫适配。本题答案：【错误】8、【判断题】向量可以整体赋值，也可以单独赋值本题答案：【正确】9、【判断题】仿真分功能仿真、时序仿真两种本题答案：【正确】10、【判断题】矢量表述Y[7..0]和Y[0..7]，仅为变量的顺序变了。本题答案：【正确】11、【判断题】模块名和模块所在的文件名是彼此独立的本题答案：【错误】测验1、【判断题】触发器有两个稳定状态，一个是现态，一个是次态。（）本题答案：【错误】测验1、【单选题】对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（）。本题答案：【RS=X0】2、【单选题】主从RS触发器的特性方程是（）。本题答案：【】3、【判断题】基本RS触发器具有“不定”问题。（）本题答案：【正确】4、【判断题】触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式描述。（）本题答案：【正确】测验1、【单选题】为避免一次翻转现象，应采用（）触发器。本题答案：【边沿】测验1、【单选题】要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。本题答案：【JK=11】测验1、【单选题】将D触发器的D端与Q非端直接相连时，D触发器可转换成触发器。（）本题答案：【T’】第6讲单元测验1、【单选题】对于触发器和组合逻辑电路，以下（）的说法是正确的。本题答案：【只有触发器有记忆能力#只有触发器有记忆能力】2、【单选题】将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）本题答案：【同或门#同或门】3、【单选题】已知某触发的特性表如下（AB为触发器的输入）其输出信号的逻辑表达式为（）。本题答案：【】4、【单选题】边沿控制型触发器的触发方式为（）本题答案：【可以是上升沿触发，也可以是下降沿触发#可以是上升沿触发，也可以是下降沿触发】5、【单选题】具有“置0”“置1”“保持”“翻转”功能的触发器叫（）本题答案：【JK触发器#JK触发器】6、【单选题】为避免一次翻转现象，应采用（）触发器本题答案：【边沿#边沿】7、【单选题】如图所示的RS触发器的约束条件是：本题答案：【R+S=1#S+R=1】8、【单选题】如图所示的RS触发器的约束条件是：本题答案：【RS=0#SR=0】9、【单选题】触发器的两个输出处于下列哪个状态时被称为1状态本题答案：【Q=1=0Q=1】10、【单选题】触发器的两个输出处于下列哪个状态时被称为0状态本题答案：【Q=0本题答案：【TT】12、【单选题】把JK触发器转化为D触发器，需要满足的条件本题答案：【J=D,K=J=D】13、【单选题】下列触发器中，有空翻现象的是本题答案：【电平RS触发器#电平RS触发器】14、【多选题】时序逻辑电路的特征（多选）：本题答案：【（a）电路由组合电路和不同类型的触发器电路组成，具有对过去输入保持记忆的功能。#（b）如果考虑触发器内部电路的话，电路中一定包含反馈回路。#（c）电路的输出由电路当时的输入情况和现态共同决定。】15、【判断题】触发器有两个稳定状态，一个是现态，一个是次态。本题答案：【错误】16、【判断题】基本RS触发器具有“不定”问题本题答案：【正确】17、【判断题】JK触发器有保持功能，但无翻转功能本题答案：【错误】18、【判断题】触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式描述本题答案：【正确】19、【判断题】同一逻辑功能的触发器，其电路结构一定相同本题答案：【错误】测验1、【单选题】时序逻辑电路通常由门电路和（）组成本题答案：【存储电路】测验1、【判断题】进行同步时序逻辑电路的分析时，一般需要列出状态方程、输出方程和驱动方程本题答案：【正确】测验1、【单选题】时序逻辑电路设计的任务是（）本题答案：【给定功能，通过一定的步骤设计出时序电路】测验1、【单选题】下列逻辑电路中为时序逻辑电路的是（）。本题答案：【寄存器】2、【判断题】双向移位寄存器74LS194有异步清零、左移、右移、并行置数、保持的功能。本题答案：【正确】测验1、【单选题】用来记忆和统计输入CP脉冲个数的电路，称为（）。本题答案：【计数器】2、【单选题】一位8421BCD计数器，至少需要（）个触发器。本题答案：【4】测验11、【判断题】逻辑器件74LS161是集成寄存器。（）本题答案：【错误】测验21、【单选题】两片74LS161计数器级联后最大可组成（）进制计数器本题答案：【256】测验31、【单选题】74LS160十进制计数器它含有的触发器的个数是（）本题答案：【4】第7讲单元测验1、【单选题】组合逻辑电路某一时刻的输出状态，与该时刻之前的输入信号（）本题答案：【无关#无关】2、【单选题】时序逻辑电路中一定包含（）本题答案：【触发器#触发器】3、【单选题】时序逻辑电路设计的任务是（）本题答案：【给定功能，通过一定的步骤设计出时序电路#给定功能，通过一定的步骤设计出时序电路】4、【单选题】要想把串行数据转换成并行数据，应选（）本题答案：【串行输入并行输出方式#串行输入并行输出方式】5、【单选题】有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）本题答案：【1011—0110—1100—1000--0000#1011—0110—1100—1000--0000】6、【单选题】可以用来实现并|串转换和串|并转换的器件是（）本题答案：【移位寄存器#移位寄存器】7、【单选题】用n个触发器构成计数器，可得到的最大计数长度为（）本题答案：【2的n次方#2的n次方】8、【单选题】某计数器的状态转换图如下，其计数的容量为()本题答案：【5#5】9、【单选题】74LS160十进制计数器它含有的触发器的个数是（）本题答案：【4#4】10、【单选题】以下电路中Q[3]的占空比是（）本题答案：【6/11#6/11】11、【判断题】同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。本题答案：【错误】12、【判断题】时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。本题答案：【正确】13、【判断题】当时序逻辑电路存在无效循环时，该电路不能自启动。本题答案：【正确】14、【判断题】逻辑器件74LS161是集成寄存器。本题答案：【错误】15、【判断题】计数器可以作为分频器。本题答案：【正确】测验1、【单选题】设计模16计数器需要（）位加1器本题答案：【4】测验1、【判断题】Moore型和Mealy型时序电路的本质上是一样的，没有区别本题答案：【错误】测验1、【判断题】QuartusII软件使用过程中允许出现中文字符。()本题答案：【错误】2、【判断题】在Verilog语言中，块语句关键词是begin_end()本题答案：【正确】第8讲单元测验1、【单选题】以下缩写错误的一项是：H、CPLD：复杂可编程逻辑器件本题答案：【EDA：计算机辅助设计#EDA：计算机辅助设计】2、【单选题】语句always@（posedgeCLKornegedgeRST）表示含义为H、在CLK的高电平或者RST的低电平执行操作本题答案：【在CLK的上升沿或者RST的下降沿执行操作#在CLK的上升沿或者RST的下降沿执行操作】3、【单选题】当预置数A3A2A1A0=1001时，下图为几进制计数器？?H、11I、12本题答案：【7#7】4、【单选题】使用1片74390，最大可以构建（）进制计数器H、16I、256本题答案：【100#100】5、【单选题】下列说法错误的是本题答案：【mealy型状态机的输出只和当前状态有关；moore型状态机输出和当前状态和输入都有关。#mealy型状态机的输出只和当前状态有关；moore型状态机输出和当前状态和输入都有关。】6、【单选题】下列代码实现的功能为（）H、比较器本题答案：【数据选择器#数据选择器】7、【单选题】下列代码实现的功能为（）H、减法器I、乘法器本题答案：【状态译码器#状态译码器】8、【单选题】下列代码实现的功能为（）H、寄存器I、乘法器本题答案：【比较器#比较器】9、【单选题】信号没有定义数据类型时，缺省为类型。本题答案：【.wire#Wire】10、【单选题】下列关于同步有限状态机的描述，错误的是。本题答案：【状态是否变化要根据输入信号，只要输入条件满足，就会立刻进入到下一个状态。#状态是否变化要根据输入信号，只要输入条件满足，就会立刻进入到下一个状态。】11、【单选题】VerilogHDL的always块语句中的语句是语句。本题答案：【顺序#顺序】12、【单选题】模可控计算器的一般模型不包括以下哪个模块。本题答案：【加法器#加法器】13、【单选题】Verilog中2进制数1010可以用以下哪种方式表示。本题答案：【4’b1010#4’b1010】14、【单选题】Verilog中case引导的是语句。本题答案：【条件#条件】15、【单选题】寄存器类型在赋新值以前保持。本题答案：【原值#原值】16、【单选题】HDL语言是语言。本题答案：【硬件描述#硬件描述】17、【多选题】下列异步控制型计数器模型由哪几个模块组成（多选）H、乘法器本题答案：【寄存器模块#状态译码器#比较器】18、【多选题】下列语句表示赋值的是（多选）H、A!=BI、A2本题答案：【Y=4’b1011#AIN=78#{P,R}=2’B01#SO=CS】测验1、【单选题】存储器的（）和（）是反映系统性能的两个重要指标本题答案：【存储容量，存储时间】测验1、【单选题】随机存取存储器具有()功能本题答案：【读/写】测验1、【单选题】可以用（）擦除EPROM中所存的信息本题答案：【电】第9讲单元测验1、【单选题】一个具有n根地址输入线和k条输出线的ROM存储容量是（）本题答案：【#?】2、【单选题】只能读出不能写入，但信息可永久保存的存储器是（）本题答案：【ROM#ROM】3、【单选题】将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有（）根地址线，有（）根数据读出线本题答案：【11，16#11，16】4、【单选题】存储器的（）和（）是反映系统性能的两个重要指标。本题答案：【存储容量，存储时间#存储容量，存储时间】5、【单选题】可以用（）擦除EPROM中所存的信息本题答案：【紫外线#紫外线】6、【单选题】随机存取存储器具有()功能本题答案：【读/写#读/写】7、【单选题】ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多（）个字本题答案：【2的10次方#2的10次方】8、【单选题】要构成容量为4K×8的RAM，需要（）片容量为256×4的RAM本题答案：【32#32】9、【单选题】用（）片1k×4的ROM可以扩展实现8k×4ROM的功能。本题答案：【8#8】10、【单选题】只读存储器ROM的功能是（）本题答案：【只能读出存储器的内容且断电后仍保持#只能读出存储器的内容且断电后仍保持】11、【判断题】存储器所存储的二进制数据的总量称为存储器的存储容量。本题答案：【正确】12、【判断题】ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。本题答案：【正确】13、【判断题】只读存储器是由地址编码器和存储体两部分组成的。本题答案：【错误】14、【判断题】DRAM需要定期刷新，因此，在微型计算机中不如SRAM应用广泛本题答案：【错误】测验1、【单选题】有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（）本题答案：【8.667V】测验1、【单选题】根据D/A转换器分辨率计算方法，4位D/A转换器的分辨率为()本题答案：【6.7%】测验1、【单选题】在A/D转换时，将一个时间上连续变化的模拟量转换为时间上离散的数字量的过程称（）本题答案：【量化】测验1、【判断题】ADC是将数字信号转换成模拟信号的转换电路本题答案：【错误】第10讲单元测验1、【单选题】AD转换的四个阶段依次为（）H、采样——量化——保持——编码本题答案：【采样——保持——量化——编码#采样——保持——量化——编码】2、【单选题】某DA转换器，最小分辨电压为5mV，满刻度电压为10V，该DA转换器输入数字量应为几位？H、16本题答案：【11#11】3、【单选题】某10位DAC，满刻度电压为5V，若输出电压为4V，此时输入的数字信号为（）H、0111011101本题答案：【1100110011#1100110011】4、【单选题】ADC的功能是（）H、将模拟信号转换成十进制信号本题答案：【将模拟型号转换成数字信号#将模拟型号转换成数字信号】5、【单选题】若要求分辨率小于1%，则至少需要多少位的DA转换器？H、12本题答案：【7#7】6、【单选题】关于ADC转换时间，下列说法正确的是（）本题答案：【并行比较型逐次比较型双积分型#并行比较型逐次比较型双积分型】7、【单选题】12位的ADC，最大输入电压为4.096V，则可以分辨的最小输入电压为（）本题答案：【1mV#1mV】选择题1、【单选题】从大到小依次排列下列数据(120)10,(10011010)2,(117)8,(B4)16。正确的顺序为本题答案：【(B4)16(10011010)2(120)10(117)8#(B4)16(10011010)2(120)10(117)8】2、【单选题】二进制数111001的余3码是本题答案：【10001010#10001010】3、【单选题】8421BCD码的1000相当于十进制的数值本题答案：【8#8】4、【单选题】求[X]原=1.1101的真值和补码，求[x]反=0.1111的补码本题答案：【-0.1101;1.0011;0.1111#-0.1101;1.0011;0.1111】5、【单选题】已知十进制数为92，其对应的余3码为：本题答案：【(11000101)余3码#(11000101)余3码】6、【单选题】要表达一个逻辑函数常见的方法有本题答案：【其余都是#其余都是】7、【单选题】试选择下图门电路的输出状态本题答案：【高阻态#高阻态】8、【单选题】集成电路74LS245的内部结构如图所示，试说明该电路的逻辑功能。本题答案：【双向传输，当C=0，X的信号传送到Y；当C=1，Y的信号传送到X。#双向传输，当C=0，X的信号传送到Y；当C=1，Y的信号传送到X】9、【单选题】试写出图中NMOS门电路的输出逻辑表达式。本题答案：【#】10、【单选题】标准或-与式是由（）构成的逻辑表达式。本题答案：【最大项相与#最大项相与】11、【单选题】卡诺图上变量的取值顺序是采用（）的形式，以便能够用几何上相邻的关系表示逻辑上的相邻。本题答案：【循环码#循环码】12、【单选题】已知逻辑电路如图所示，分析该电路的逻辑功能：本题答案：【#】13、【单选题】引起组合逻辑电路中竟争与冒险的原因是本题答案：【电路延时#电路延时】14、【单选题】已知某电路的真值表如下，该电路的逻辑表达式为本题答案：【Y=AB+C#Y=AB+C】15、【单选题】八选一数据选择器74151组成的电路如图所示，则输出函数为本题答案：【#】16、【单选题】7４153是四选一数据选择器，电路如下。则Ｙ的表达式是本题答案：【#】17、【单选题】以下电路中常用于总线应用的有本题答案：【三态门#三态门】18、【单选题】若F（A，B，C）=∑m（1，3，4，7），以下叙述正确的是：本题答案：【F的反函数是∑m（0，2，5，6）#F的反函数是∑m（0，2，5，6）】19、【单选题】可以直接实现线与的器件本题答案：【集电极开路门#集电极开路门】20、【多选题】三变量逻辑函数F(A,B,C)=A+BC，以ABC为顺序组成最小项表示中不含下列哪项本题答案：【m2#m0#m1】现代数字电子技术基础试卷1、【单选题】以下电路中可以实现“线与”功能的有。H、CMOS门本题答案：【OC门#OC门】2、【单选题】11位的ADC，最大输入电压为4.096V，则可以分辨的最小输入电压为：本题答案：【2mv#2mv】3、【单选题】若要求分辨率小于0.1%，则至少需要多少位的DA转换器？H、13本题答案：【10#10】4、【单选题】当逻辑函数有n个变量时，共有（）个变量取值组合？本题答案：【#】5、【单选题】逻辑函数的表示方法中具有唯一性的是（）。本题答案：【真值表#卡诺图】6、【单选题】逻辑函数本题答案：【#】7、【单选题】A+BC=（）。本题答案：【（A+B）（A+C）#（A+B）（A+C）】8、【单选题】在何种输入情况下，“与非”运算的结果是逻辑0。本题答案：【全部输入是1。#全部输入是1。】9、【单选题】含有无关项的逻辑函数化简，下列哪一个结果正确：本题答案：【#】10、【单选题】已知3-8线译码器74138的输入信号A2A1A0=110时，输出由高位到低位应为（）。本题答案：【10111111#10111111】11、【单选题】一个四变量卡诺图中，逻辑上不相邻的一组最小项为（）。本题答案：【m1与m2#m1与m2】12、【单选题】若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。本题答案：【6#6】13、【单选题】一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。本题答案：【4#4】14、【单选题】在下列逻辑电路中，不是组合逻辑电路的有（）。H、数值比较器本题答案：【寄存器#触发器】15、【单选题】逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为：（）本题答案：【F(A,B,C)＝∑m(3,5,6,7)#F(A,B,C)＝∑m(3,5,6,7)】16、【单选题】本题答案：【3#3】17、【单选题】语句always@（negedgeCLKorposedgeRST）表示含义为本题答案：【在CLK的下降沿或者RST的上升沿执行操作#在CLK的下降沿或者RST的上升沿执行操作】18、【单选题】下列代码实现的功能为（）本题答案：【状态译码器】19、【单选题】下列异步控制型计数器模型，当输出状态为1100时清零，下列那段代码表述的是COMP2模块？本题答案：【#】20、【单选题】本题答案：【0#0】21、【单选题】十进制数25用8421BCD码表示为。本题答案：【00100101#00100101】22、【单选题】十进制数16在余3码中表示为（）本题答案：【01001001#01001001】23、【单选题】数字信号的特点是在和上都是变化的。本题答案：【幅度，时间，离散#幅度，时间，离散】24、【单选题】（）触发器可以构成移位寄存器。本题答案：【边沿D触发器#边沿D触发器】25、【单选题】某触发器的状态转换图如图所示，该触发器应是()本题答案：【D触发器#D触发器】26、【单选题】下列电路中属于时序逻辑电路的是（）本题答案：【计数器#计数器】27、【单选题】下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路（）本题答案：【D触发器#D触发器】28、【单选题】电路和波形如下图，正确输出的波形是（）本题答案：【1#1】29、【单选题】欲使JK触发器按=工作，可使JK触发器的。本题答案：【J=K=1#J=K=1】30、【单选题】存储8位二进制信息要个触发器。本题答案：【8#8】31、【单选题】8位移位寄存器，串行输入时，经过个脉冲后，8位数码全部移入寄存器中。本题答案：【8#8】32、【单选题】有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。本题答案：【1011--0110--1100--1000--0000#1011--0110--1100--1000--0000】33、【单选题】同步计数器和异步计数器比较，同步计数器的最显著优点是（）本题答案：【工作速度高#工作速度高】34、【单选题】为将D触发器转换为T触发器，下图所示电路的虚线框内应是。本题答案：【同或门#同或门】35、【单选题】为了把串行输入的数据转换为并行输出的数据，可以使用（）本题答案：【移位寄存器#移位寄存器】36、【单选题】已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（）本题答案：【五进制计数器#五进制计数器】37、【单选题】某计数器的输出波形如下图所示，该计数器是（）进制计数器。本题答案：【6#6】38、【单选题】两片中规模集成电路74LS160级联后，最大计数容量为（）。本题答案：【100#100】39、【单选题】两片74LS161计数器级联后最大可组成（）进制计数器。本题答案：【256#256】40、【单选题】要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？本题答案：【32#32】41、【单选题】试选择下图门电路的输出状态。H、不确定本题答案：【高阻状态#不确定】42、【单选题】组合逻辑电路的输出取决于本题答案：【输入信号的现态#输入信号的现态】43、【单选题】半加器的逻辑功能是本题答案：【两个同位的二进制数相加#两个同位的二进制数相加】44、【单选题】对于8421BCD码优先编码器，下面说法正确的是本题答案：【有10根输入线，4根输出线#有10根输入线，4根输出线】45、【单选题】8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出A2A1A0的值是本题答案：【000#000】46、【单选题】已知某电路的真值表如下，该电路的逻辑表达式为本题答案：【Y=AB+C#Y=AB+C】47、【单选题】引起组合逻辑电路中竟争与冒险的原因是本题答案：【电路延时；#电路延时】48、【单选题】八选一数据选择器74151组成的电路如下图所示，则输出函数为本题答案：【#】49、【单选题】74LS148电路图如下所示，它的输出从上到下，应该是本题答案：【11111#11111】50、【单选题】能实现并-串转换的是本题答案：【移位寄存器#移位寄存器】51、【单选题】若要设计一个8位数值比较器，需要的数据输入和输出端口数分别是本题答案：【