第5章-掌握逻辑门电路和组合逻辑电路

学习目标1.掌握常用数制的转换。2.熟悉逻辑代数的基本公式和定律，掌握逻辑函数的化简；3.熟悉常用门电路逻辑符号、逻辑功能及逻辑表达式。4.掌握组合逻辑电路的分析及设计。5.掌握常用组合逻辑功能器件的工作原理、特点。下一页第一节数字与编码第二节逻辑函数及应用第三节逻辑门电路第四节组合逻辑电路小结下一页返回一、

数字电路概述

二、数制

三、

编码返回下一页第一节数字与编码返回下一页第一节数字与编码一、数字电路概述

1．数字电路人们把传输、控制、存储、处理数字信号的电路称为数字电路。

2．数字电路的特点（1）易于实现（2）成本低，使用方便。（3）由于数字电路有逻辑判断能力，在控制系统、智能仪表中得到了广泛的应用。（4）数字信息易于长期保存。（5）保密性好。

返回下一页第一节数字与编码3．数字电路的分类（1）按集成度分类可分为：小规模、中规模、大规模和超大规模数字集成电路。

（2）按电路所用器件的不同可分为：双极型和单极型两类。

（3）按照电路的结构和工作原理的不同可分为：组合逻辑电路和时序逻辑电路两类。返回下一页第一节数字与编码二、数制

基数：亦称进位基数，在一个数位上，规定使用的数码符号的个数。位权：数位的权值，在某一数位上数码为1时所表征的数值，常简称为“权”。1．十进制十进制的特点：（1）使用十个基本数码：“0，1，2，…，9”，基数是10。（2）计数规则是“逢十进一”，即9＋1＝10。返回下一页第一节数字与编码

任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和。如十进制是人们最熟悉的计数方式。返回下一页第一节数字与编码2．二进制二进制的特点：（1）规定使用二个基本数码数：“0、1”，基数是2。（2）计数规则是“逢二进一”，即1＋1＝10。二进制数的权展开式，如：返回下一页第一节数字与编码3．八进制八进制的特点：（1）规定使用八个基本数码数：“0，1，2，….7”，基数是8。（2）计数规则是“逢八进一”。即7＋1＝10。

八进制数的权展开式，如：返回下一页第一节数字与编码4．十六进制十六进制的特点：（1）规定使用十六个基本数码数：“0，1，2，…，9，A,B,…E,F,”，基数是16。（2）计数规则是“逢十六进一”。即F＋1＝10。十六进制数的权展开式，如：

返回下一页第一节数字与编码5．数制间的转换（1）二进制数转换为十进制数

要把一个二进制数转化为等值的十进制数，只要将它按权展开即数码和位权值相乘，然后再相加即可。如：返回下一页第一节数字与编码（2）十进制数转换为二进制数将十进制数转换为等值的二进制数，可采用“除二取余法”。具体方法是：a.将十进制数除以2，并依次记下余数，一直除到商数为零。b.把全部余数按相反的次序排列（先得到的余数为低位，后得到的余数为高位），即得所求二进制数。

返回下一页第一节数字与编码如：所以：（44）10＝（101100）2

1．8421BCD码在8421BCD码中，选取四位自然二进制数的前十种组合表示一位十进制数0-9，它是恒权码，从高位到低位权值分别为8、4、2、1。

返回下一页第一节数字与编码三、编码用一定位数的二进制数来表示十进制数、字母或符号等称为编码。用四位二进制数表示一位十进制数称为二——十进制编码，简称BCD码。3．余3码余3码由8421码加0011得到。它是一种无权码。返回下一页第一节数字与编码2．2421码及5421码2421码的权值依次为2、4、2、1，5421码的权值依次为5、4、2、1，它们都是有权码。返回下一页第一节数字与编码4．格雷码格雷码也叫循环码，是按照“相邻性”编码的，即相邻两码之间只有一位数字不同。它也是一种无权码。常用BCD码编码如表5-1所示。一、

逻辑代数及基本运算公式

二、逻辑函数的化简

返回下一页第二节逻辑函数及应用一、逻辑代数及基本运算公式1．逻辑代数逻辑代数亦称布尔代数，它研究输入条件和输出结果的因果关系，采用二值函数进行逻辑运算。2.逻辑代数基本公式和定律①常量之间的逻辑关系逻辑与：返回下一页第二节逻辑函数及应用逻辑或：返回下一页第二节逻辑函数及应用逻辑非：②变量与常量之间的逻辑关系逻辑与：逻辑或：逻辑非：返回下一页第二节逻辑函数及应用③基本定律如表5-2所示。④常用公式：返回下一页第二节逻辑函数及应用二、逻辑函数的化简1．化简方法①并项法。利用，将两项合并为一项，消去一个变量。如②吸收法。利用公式吸收多余项。如返回下一页第二节逻辑函数及应用③消去法利用公式消去多余因子。如④配项法利用公式为某项配上合适的项，以便于函数式的化简。如返回下一页第二节逻辑函数及应用2．化简举例[例11-1]化简解：返回下一页第二节逻辑函数及应用[例11-2]化简解：返回下一页第二节逻辑函数及应用[例11-3]化简解：

返回下一页第二节逻辑函数及应用[例11-4]化简解：返回下一页第二节逻辑函数及应用一、

基本逻辑门电路

二、复合门电路

返回下一页第三节逻辑门电路下一页第三节逻辑门电路

一、基本逻辑门电路基本逻辑门电路有与门、或门、非门。1．与门电路1）与逻辑当决定事件（Y）发生的所有条件（A，B，C，…）都满足时，事件（Y）才会发生。这种因果关系称为与逻辑。如图5-1

返回下一页第三节逻辑门电路

（2）与门电路实现与逻辑关系的电路称为与门电路。图5-2（a）为具有二输入端的二极管与门电路。图5-2（b）为与门的逻辑符号，图5-2（c）为与门的波形图。返回下一页第三节逻辑门电路

返回

表5-3与门真值表输入输出ABY000110110001逻辑功能可归纳为：“有0出0，全1出1。与逻辑的表达式为：下一页第三节逻辑门电路

2.或门电路（1）或逻辑在决定事件（Y）发生的各种条件（A，B，C，…）中，只要有一个或多个条件具备，事件（Y）就发生。这种因果关系称为或逻辑。如图5-3所示。返回下一页第三节逻辑门电路

（2）或门电路实现或逻辑关系的电路称为或门电路。图5-3（a）为具有二输入端的二极管或门电路。图5-3（b）为与门的逻辑符号，图5-3（c）为与门的波形图。返回下一页第三节逻辑门电路

返回

表5-4或门真值表输入输出ABY000110110111逻辑功能可归纳为：“有1出1，全0出0。与逻辑的表达式为：下一页第三节逻辑门电路

3.非门电路（1）非逻辑非逻辑指的是逻辑的否定。决定事件的条件只有一个，当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。如图5-5所示。

返回下一页第三节逻辑门电路

（2）非门电路：实现非逻辑关系的电路称为非门。图5-6（a）为三极管构成的非门电路。图5-6（b）为其逻辑符号。图5-6（c）为非门电路的输入与输出波形图。返回下一页第三节逻辑门电路

返回

表5-5非门真值表输入输出AY01

10

逻辑功能可归纳为：“有0出1，有1出0。与逻辑的表达式为：下一页第三节逻辑门电路

返回二、复合门电路将与门、或门、非门组合起来，可以构成复合门。1．与非门:图5-7（a）、（b）分别为与非门的逻辑结构和逻辑符号。下一页第三节逻辑门电路

返回

表5-6与非门真值表输入输出ABY000110111110逻辑功能可归纳为：“有0出1，全1出0。与非门的表达式为：下一页第三节逻辑门电路

返回2．或非门图5-8（a）、（b）分别为或非门的逻辑结构和逻辑符号。

下一页第三节逻辑门电路

返回

表5-7或非门真值表输入输出ABY000110111000逻辑功能可归纳为：“有1出0，全0出1。或非门的表达式为：下一页第三节逻辑门电路

返回3．异或门：图5-9为逻辑符号。异或门的逻辑表达式为：异或门的逻辑功能为：“相异出1，相同出0。”下一页第三节逻辑门电路

返回

表5-8异或门真值表输入输出ABY000110110110一、组合逻辑电路的分析二、组合逻辑电路的设计三、中规模组合逻辑部件返回下一页第四节组合逻辑电路下一页第四节组合逻辑电路

返回一、组合逻辑电路的分析1.组合逻辑电路分析步骤如下：（1）根据已给组合电路逻辑图逐级写出输出函数的逻辑表达式。（2）化简所得逻辑表达式。（3）列出真值表。（4）根据真值表和逻辑表达式确定电路的逻辑功能。下一页第四节组合逻辑电路

返回2.组合逻辑电路分析举例[例5-5]组合逻辑电路如图5-12所示，试分析该电路的功能。下一页第四节组合逻辑电路

返回解：（1）由逻辑图逐级写出逻辑表达式（2）化简与变换，写出最简表达式下一页第四节组合逻辑电路

（3）由表达式列出真值表，如表5-9所示。（4）由真值表可知，Y与A、B是异或关系。返回输入输出ABY000110110110下一页第四节组合逻辑电路

返回二、组合逻辑电路的设计1．组合逻辑电路的设计步骤（1）分析设计要求，定义输入变量和输出变量。（2）根据所要实现的逻辑功能列出真值表。（3）由真值表求出逻辑函数表达式。（4）化简逻辑函数。（5）根据最简（或最合理）表达式，画出相应的逻辑图。下一页第四节组合逻辑电路

返回

2．组合逻辑电路的设计举例[例5-6]设计一个举重裁判表决电路，若比赛有3个裁判，一个主裁判，两个副裁判，比赛成功与否，由裁判按下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：（1）分析设计要求，列出真值表见表5-10所示。下一页第四节组合逻辑电路

返回（2）由真值表写出表达式：（3）化简逻辑函数

表5-10真值表下一页第四节组合逻辑电路

返回（4）画出逻辑图。见图5-14。

下一页第四节组合逻辑电路

返回三、中规模组合逻辑部件1．编码器1）二进制编码器8线—3线编码器，功能表见表5-11。

表5-118线-3线编码器功能表下一页第四节组合逻辑电路返回

图5-16三位二进制编码逻辑图下一页第四节组合逻辑电路返回3）优先编码器优先编码器可以同时输入两个以上编码信号，但只对其中一个优先级别最高的信号进行编码。常见的有集成优先编码器74LS148。2）二－十进制编码器。把十进制的十个数0-9转换成二进制代码的电路，称为二－十进制编码器。其中最常用的是8421BCD码。下一页第四节组合逻辑电路返回2．译码器将特定意义的二进制代码转换成相应信号输出的过程称为译码，是编码的逆过程。若译码器输入为n，则其输出端N≤。若N＝称完全译码，若N＜称部分译码。常用的译码器有二进制译码器、二—十进制译码器、显示译码器等。（1）二进制译码器常用的二进制译码器有3线—8线译码器。下一页第四节组合逻辑电路返回3线—8线译码器功能如表5-14所示下一页第四节组合逻辑电路返回逻辑电路图如图5-19所示。常用的集成3线—8线译码器称为74LS138，

图5-19下一页第四节组合逻辑电路返回二—十进制译码器将4位二—十进制代码按其原意翻译成10个十进制数信号的逻辑电路，称为二—十进制译码器。如74LS42就是二—十进制译码器。下一页第四节组合逻辑电路返回3.加法器加法器是最基本的运算器。（1）半加器：用来完成两个一位二进制数求和的逻辑电路，只考虑本位数相加，而不考虑低位来的进位。表11-17半加器的功能表下一页第四节组合逻辑电路两个一位二进制数相加，运算式如下：0+0=0-----本位和为0，进位00+1=1-----本位和为1，进位01+0=1-----本位和为1，进位01+1=10-----本位和为0，进位1按照上面的运算可列出如表5-17所示的功能表。返回下一页第四节组合逻辑电路返回表5-17半加器的功能表输入输出ABSC0001101100101001由功能表可写出表达式:下一页第四节组合逻辑电路返回可得逻辑图5-22

（a）电路（b）逻辑符号图5-22半加器的逻辑电路下一页第四节组合逻辑电路返回2）全加器：在将两个多位二进制数相加时，除了进行本位数相加外还要考虑和相邻低位的进位位相加的运算电路称为全加器。全加器相加的数有三个：、、，结果有两个，本位和与进位。全加器的功能表如表5-18所示。下一页第四节组合逻辑电路返回输入输出AiBiCi-1SiCi0000