NO.3集成门电路与触发器

教学要求第三章集成门电路与触发器了解集成逻辑电路的类型，理解正负逻辑的概念。了解基本的TTL门电路，掌握线与的概念，掌握三态门原理及其简单应用。掌握各类常用触发器的逻辑功能：R-S触发器、D触发器、J-K触发器。§3.1集成逻辑电路的分类第三章集成门电路与触发器数字集成电路按其内部有源器件的不同可以分为两大类：如果集成逻辑门是以双极型晶体管(电子和空穴两种载流子均参与导电)为基础的，则称为双极型集成逻辑门电路。它主要有下列几种类型：晶体管—晶体管逻辑(TTL：Transistor-TransistorLogic)；高阈值逻辑(HTL：HighThresholdLogic)；射极耦合逻辑(ECL：EmitterCoupledLogic)；集成注入逻辑(I+2L：IntegratedInjectionLogic)。如果集成逻辑门是以单极型晶体管(只有一种极性的载流子：电子或空穴)为基础的，则称为单极型集成逻辑门电路。目前应用得最广泛的是金属—氧化物—半导体场效应管逻辑电路(MOS：MetalOxideSemiconductor)。MOS电路又可分为：

PMOS(P沟道MOS)；NMOS(N沟道MOS)；CMOS(PMOS—NMOS互补)。100个以下：小规模集成电路

(SmallScaleIntegration:SSI)几百个：中规模集成电路

（MediumScaleIntegration:MSI)几千个：大规模集成电路

（LargeScaleIntegration:LSI)一万个以上：超大规模集成电路

（VeryLargeScaleIntegration:VLSI)按集成度分类：§3.2正负逻辑的概念门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑!!!负逻辑：高电位对应“0”；低电位对应“1”。门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路的主要类型：与门、或门、与非门、或非门、异或门等。§3.3TTL门电路一、分离元件门电路1.二极管与门FD1D2AB+12V逻辑变量逻辑函数(uD=0.3V)逻辑式：F=A•B2.二极管或门FD1D2AB-12V逻辑式：F=A+B3.三极管非门R1DR2AF+12V+3V嵌位二极管逻辑式：4.与非门R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门逻辑式：1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。

分立元件门电路的缺点：采用类似的方法还可以构成或非门、异或门等。二、TTL与非门1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通+5VFR5R2R14kT2R4R3T3T4T1T5b1c1ABC1k

3k1.6k

130

三个PN结导通需2.1V+5VUF=5-UBE3-UBE4-UR2

3.4V

高电平！“0”FR5R2R14kR4T3T4T1b1c1ABC1VUFRLT2，T5：截止逻辑关系:任0则1+5VFR4R2R14kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时+5VFR2R14kT2R3T1T5b1c1ABC全反偏“1”饱和uF

=0.3V输入、输出的逻辑关系式：逻辑关系：全1则0。“与非”门“与”级T1分相级T2“1”输出驱动级T3，T4“0”反相输出驱动级T5输入输出与非与TTL与非门在使用时多余输入端处理：1.接+5V。2.若悬空，UI=“1”。3.输入端并联使用。三、TTL门电路的其它类型1．非门L+VDATTT123Re2Rc2RCCRTc4b142．或非门L+V

DCC4TR3TT1AT2AT1BT2BR1BR1AR2R43AB3．与或非门+VLDCC4TR3T1AT2AT1BT2BTR1BR1AR24R3AB11A2B24．集电极开路门（OC门）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC去掉T3,T4×可以断开标准TTL与非门（OpenCollector)F=ABC符号集电极开路“与”“非”RP（外接）VCCFT5+5VR2R13kT2R3T1b1c1ABC特点：上拉电阻RP和VCC可以外接。AFB&OC门可以实现“线与”功能。F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级UCCRPT5T5T5

F=F1F2F3&&&UCCF1F2F3RP四、三态门E—

控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE1.控制端E=0时的工作情况：01截止2.控制端E=1时的工作情况：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE10导通截止截止高阻态输出高阻功能表输出高阻功能表使能端高电平起作用使能端低电平起作用3.三态门的符号及功能表&ABF符号△&ABF符号△4.三态门的用途三态门主要作为TTL电路与总线间的接口电路。D1&D2ENE1D3&D4ENE2D5&D6ENE3总线BAABE&ENG1&ENG2用三态门实现数据的双向传输用三态门接成总线结构作业：P913.33.93.10§3.4触发器触发器的功能：形象地说，它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态(0或1)转变成另一种状态(1或0)。触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。触发器的分类：按功能分：有R-S触发器、D型触发器、JK触发器、T型等；按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式。一、基本R-S触发器（可用来存储一位二进制数）两个输入端&a&b反馈两个输出端反馈正是由于引入反馈，才使电路具有记忆功能!1.输入RD=0,SD=1时若原状态：11001010输出仍保持：&a&b若原状态：01111010输出变为：置“0”！&a&b2.输入RD=1,SD=0时若原状态：10010101输出变为：&a&b若原状态：00110101输出仍保持：&a&b置“1”！3.输入RD=1,SD=1时若原状态：11001110输出仍保持：&a&b&a&b若原状态：00110111输出仍保持：保持！4.输入RD=0,SD=0时0011输出：全是1注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。&a&bRDSD

Q11011000保持原状态0110不定状态复位端置位端逻辑符号（1）触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。（2）在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。5.基本RS触发器小结（3）为了防止不定状态的发生，必须有：1.同步RS触发器QQRDSDabRDSDcdRSCP“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。直接清零端直接置位端输出端输入端二、同步触发器（电位触发器：只用来组成暂存器）平时常为1平时常为1直接清零端直接置位端（1）直接清零端、置位端的处理：QQRDSDabcdRSCPRDSD（2）CP=0时011触发器保持原态（3）CP=1时&a&b&c&dCP111&a&b&c&dCP11RS触发器（4）RS触发器的功能表简化的功能表Qn+1---下一状态（CP过后）Qn

---原状态RDSDRSCQ逻辑符号由它的功能表可见：在R、S不相等时，Q服从于S。R、S不相等时，信息传送路径的形象化表达：cdCPQQabRS1QQRSCCP该电路的信息传送规律在今后的学习过程中，将会多次使用。例：画出RS触发器的输出波形。假设Q的初始状态为0。CPRSQSet使输出全为1CP撤去后状态不定Reset

（5）同步R-S触发器的小结(A)当CP=0时,无论R、S为何种取值组合，输出端均“保持原态”；(B)只有当CP=1时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。QQRDSDabcdRSCPRDSD逻辑符号这根绿颜色的线还表示一重含义：“高电平有效”，即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”。QQRDSDRSC逻辑符号这根黄颜色的线也表示一重含义：“低电平有效”，即“只有在时钟CP＝0时，它才表现出应有的逻辑功能；如果CP＝1，输出端Q则保持原状态”。QQRDSDRSC(C)逻辑符号（D）同步触发器存在的问题——空翻由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。2.同步D触发器D&c&d&a&bCP输入端基本RS触发器导引门电路如果使钟控R－S触发器的R和S端始终处于互补状态,则可消去次态不能确定的问题,这就形成了所谓的D触发器。CP=0时，a、b门被堵，输出保持原态：011保持D&c&d&a&bCPD&c&d&a&bCPD&c&d&a&bCPCP=1时，a、b门被打开，输出由D决定：若D=01011001若D=11100110结论：Qn+1=D

功能表CPDQ例：画出同步D触发器的输出波形。逻辑符号RDSDDCQCP

D

Qn+1

0

f

Qn

1

0

0

1

1

1

D触发器也称D锁存器，有集成组件的产品，如74LS77(4位锁存器)、74LS75(4位双稳态锁存器)，等等。12345671413121110981D2D允许3D4DNCVCC1Q2Q3Q4QNCGND允许74LS77(4位锁存器)三、边沿触发方式的触发器（边沿触发器）为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。1.正边沿触发的D型触发器&e&f&c&d&a&bDCP(1)

CP=0期间：

c、d被锁，c、d的输出均为1。反馈到a、b的输入，a、b输出为D互补数据，输出Q不变。001111DDD&e&f&c&d&a&bDCP(2)

CP正沿到达时：

c、d开启，互补数据进入e、f，输出Q=D。11DD11DDDD(3)CP正沿之后：

设正沿前D=1，

c=1、d=0被d、b记忆，维持d=0反馈到c的输入，阻塞D的变化对c的影响，c=1。输出Q不变。&e&f&c&d&a&bDCP1111001001置1维持线置0阻塞线(3)CP正沿之后：

设正沿前D=0，

c=0、d=1被c、a记忆，维持c=0反馈到a的输入，阻塞D的变化对a的影响，a=1。输出Q不变。&e&f&c&d&a&bDCP1100110011置1阻塞线置0维持线101（4）触发器的直接置0和置1端C1SQQR1D∧RD和SD不受CP和D信号的影响，具有最高的优先级。RD——直接置0端，低电平有效；SD——直接置1端；低电平有效。正边沿触发的D触发器功能表例.已知上升沿D触发器的输入，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。根据D触发器的功能表，可画出输出端Q的波形图。2.负边沿触发的JK触发器ABCD工作原理：CP=0时，门1、2、A、D被封锁，基本触发器通过B、C保持。ABCDCP=1时，Q=0门2、C被封锁，A=1封锁了B，基本触发器通过A、D保持。CP=1时，Q=1门1、B被封锁，D=1封锁了C，基本触发器通过A、D保持。CP由0变为1时ABCDCP下降沿时，首先CP关闭A、D破坏了保持，使数据由B或C进入基本触发器。随后CP封锁了门1、2，打开门B、C，基本触发器通过B、C保持。功能表JK触发器的功能小结：1.当J=0、K=0时，具有保持功能；2.当J=1、K=1时，具有翻转功能；3.当J=0、K=1时，具有复位功能；4.当J=1、K=0时，具有置位功能。逻辑符号RDSDCQKJ四、比较电位触发和边沿触发器电位触发器边沿触发器约定电平期间数据不能撤除时钟跳变前数据必须确定在约定电平期间出现在数据端的干扰易被触发器接收只有在时钟有效边沿时刻接收数据，具有很强的抗干扰能力只能用来组成寄存器可用来组成寄存器、计数器、移位寄存器作业：P953.203.26(1)

五、主从触发方式的触发器两级电位触发器串联而成，克服空翻。主-从结构也称脉冲触发(PulseTriggered)结构，它由主、从两个触发器构成。在CP为高电平期间，主触发器动作，从触发器保持不变；CP下降沿到来时主触发器状态传送到从触发器，使从触发器状态跟随主触发器变化；在CP为低电平期间，主、从触发器的状态都保持不变。由两级同步RS触发器串联组成。G1～G4组成从触发器，G5～G8组成主触发器。CP

与CP’互补，使两个触发器工作在两个不同的时区内。1.主从RS触发器（1）电路结构9G&&3G4GG8GCP7&G&G6&5&1主触发器从触发器''&&GG12QQQQRS（2）工作原理主从触发器的触发翻转分为两个节拍：当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变;主触发器工作，接收R和S端的输入信号。当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。（3）特点主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。注：CP=1时，R、S同时由1变为0，则主触发器的状态不定；接着CP=0后，从触发器的状态也是不定的。CP

R

S

Q

0

0

保持

0

1

1

0

1

0

0

1

1

1

不确定

（4）功能表（5）逻辑符号图2.主从JK触发器（1）电路结构主从RS触发器的缺点：使用时有约束条件RS=0。为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8