逻辑电路的分析和设计

关于逻辑电路的分析和设计组合逻辑电路需要讨论的两个基本问题是“分析”(analysis)与“设计”(design)。所谓分析是已知逻辑电路，要求描述其工作特征或逻辑功能；所谓设计与“分析”相反，是对于确定的逻辑要求，要求用电路来实现它们。“设计”又称为“综合”(synthesis)。组合逻辑电路的定义（definition）如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关,则称该电路为“组合逻辑电路”。组合逻辑电路的上述特点是相对于“时序逻辑电路”而言的。第2页,共84页，星期六，2024年，5月简单的逻辑门电路实现“与”、“或”、“非”三种基本运算的门电路称为简单门电路。FAB&(a)FAB1(b)FA1(c)逻辑门(LogicGates)电路的逻辑符号(symbol)第3页,共84页，星期六，2024年，5月一、“与”门(and)有两个或两个以上的输入端、一个输出端。上图(a)的逻辑表达式为

F=A·BFAB&

二、“或”门(or)有两个或两个以上的输入端，一个输出端。上图(b)的逻辑表达式为

F=A+BFAB1

三、“非”门(not)

只有一个输入端,一个输出端。如右图的逻辑表达式为AF1第4页,共84页，星期六，2024年，5月复合(Combinational)逻辑门电路复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有“与非门”，“或非门”、“与或非门”和“异或门”等。FAB1(b)FAB&(a)FA1&BCD(c)FA=1(d)B逻辑门电路的逻辑符号第5页,共84页，星期六，2024年，5月二、“或非门”(NOR)“或非门”也是一种通用逻辑门。FAB1(b)一、“与非门”(NAND)使用“与非门”可以实现“与”、“或”、“非”3种基本运算，并可构成任何逻辑电路，故称为通用逻辑门。(a)&FAB第6页,共84页，星期六，2024年，5月FA=1(d)BFA=1(e)B“同或门”(ExclusiveNor)(XNOR)运算用符号表示，逻辑表达式为：

“异或”运算是一种特殊的逻辑运算,用符号表示，逻辑表达式为：四、“异或门”(ExclusiveOr)(XOR)三、“与或非门”(And-Or-Invert)(AOI)"与或非"门也是一种通用门。FA1&BCD(c)第7页,共84页，星期六，2024年，5月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示AND与OR或NOT非

&

≥1

1O第8页,共84页，星期六，2024年，5月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示NAND(NotAnd)与非NOR(NotOr)或非AND-OR-Invert(AOI)与或非没有专门形式，但是可以构造

&

≥1&≥1第9页,共84页，星期六，2024年，5月逻辑门电路有不同的表示符号，这些仅仅是习惯性差异!小提示XOR(ExclusiveOr)异或XNOR(ExclusiveNor)同或相同之处：取非都是加1个圈。自己画图时可以任选一套符号，但是要求能够认识所有符号。属于不同套的符号最好不要混用。

=1

=1第10页,共84页，星期六，2024年，5月逻辑函数的电路实现函数的表现形式和实际的逻辑电路之间有着对应关系。而实际逻辑电路大量使用“与非门”、“或非门”、“与或非门”等。所以，必须对一般的函数表达式作适当的形式转换。第11页,共84页，星期六，2024年，5月用“与非门”实现逻辑函数第一步求出函数的最简“与-或”表达式。第二步将其变换成“与非-与非”表达式。第三步画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示所谓“与或式”也就是先“与”后“或”，也就是积之和，也就是SOP。与或式=积之和=SOP=SumOfProducts第12页,共84页，星期六，2024年，5月逻辑函数的电路实现？想一想思考：怎样将“与-或式”变为“与非-与非”式？做法是：加上两层非，即取非两次第13页,共84页，星期六，2024年，5月例：用“与非门”实现逻辑函数

F(A,B,C,D)=ABC+ABC+BCD+BC解：第一步:0001111000011110ABCD1111111F=AB+BC+BD第二步：F=AB·BC·BD第14页,共84页，星期六，2024年，5月第三步：

该电路是一个两级(TwoLevels)“与非”电路。

如不限制级数，该电路可进一步简化。F=AB+BC+BD=B(A+C+D)=B·ACD=B·ACDAFBC&&&BCD&F1&A&DCB第15页,共84页，星期六，2024年，5月用“或非门”实现逻辑函数第一步求出函数的最简“或-与”表达式。第二步将其变换成“或非-或非”表达式。第三步画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示所谓“或与式”也就是先“或”后“与”，也就是和之积，也就是POS。或与式=和之积=POS=ProductOfSums第16页,共84页，星期六，2024年，5月逻辑函数的电路实现？想一想思考：怎样将“或-与式”变为“或非-或非”式？做法是：加上两层非，即取非两次第17页,共84页，星期六，2024年，5月例：用“或非门”实现逻辑电路。F(A,B,C,D)=CD+ACD+ABD+ACD解：第一步:F=(A+C)(A+D)0001111000011110ABCD0000000011111111第18页,共84页，星期六，2024年，5月第二步：F=(A+C)(A+D)=(A+C)+(A+D)第三步：F1AC1AD1第19页,共84页，星期六，2024年，5月用“与或非门”实现逻辑函数第一步求出其反函数的最简“与-或”表达式。第二步将上式两边取反，变成“与-或-非”表达式。第三步画出函数表达式对应的逻辑电路图。逻辑函数的电路实现!小提示求反函数的“与或式”可以先在卡诺图中变换0、1得到反函数的卡诺图，然后再化简。第20页,共84页，星期六，2024年，5月例：用“与或非门”实现逻辑电路。F(A,B,C,D)=m(1,3,4,5,6,7,12,14)解：第一步:F(A,B,C,D)=AD+BD0001111000011110ABCD0000000011111111F的卡诺图0001111000011110ABCD1111111100000000F非的卡诺图第21页,共84页，星期六，2024年，5月第二步：F(A,B,C,D)=AD+BDFA1&BDD第三步：第22页,共84页，星期六，2024年，5月用“异或门”实现逻辑函数第一步求出函数的最简形式。第二步将其变换成“异或”表达式。第三步画出函数表达式对应的逻辑电路图。例：用“异或门”实现逻辑电路：F(A,B,C,D)=m(1,2,4,7,8,11,13,14)解：第一步:0001111000011110ABCD0000000011111111

由卡诺图可知该逻辑函数已不能化简。逻辑函数的电路实现第23页,共84页，星期六，2024年，5月第二步：F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=AB(CD+CD)+AB(CD+CD)+AB(CD+CD)+AB(CD+CD)=(CD+CD)(AB+AB)+(CD+CD)(AB+AB)=(A

B)(C

D)+(A

B)(C

D)=(A

B)(C

D)+(A

B)(C

D)=(A

B)

(C

D)=A

B

C

D第三步：FA=1B=1=1CD第24页,共84页，星期六，2024年，5月0001111000011110ABCD0000000011111111!小提示可以用“异或门”实现的电路，其卡诺图在形式上具有0-1相间的形式，如右所示。第25页,共84页，星期六，2024年，5月*总结要得到“与非-与非式”，对“与或式”取非非；要得到“或非-或非式”，对“或与式”取非非；要得到“与或非式”，对反函数的“与或式”取非；异或式的卡诺图具有0-1相间的形式。第26页,共84页，星期六，2024年，5月分析的任务：根据给定的组合电路，写出逻辑函数表达式，并以此来描述它的逻辑功能，确定输入与输出的关系，必要时对其设计的合理性进行评定。分析的一般步骤：第一步：写出给定组合电路的逻辑函数表达式；第二步：化简逻辑函数表达式；第三步：根据化简的结果列出真值表；第四步：功能评述。组合逻辑电路的分析第27页,共84页，星期六，2024年，5月解：化简：1ACBACFP1P2P3P4B&&&&例1：分析下图给定的组合电路。&1ACB1F第28页,共84页，星期六，2024年，5月列出真值表功能评述由真值可知,当A、B、C取相同值时,F为1,否则F为0。所以该电路是一个“一致性判定电路”。ABC F000 1001 0010 0011 0100 0101 0110 0111 1第29页,共84页，星期六，2024年，5月例2：分析下图给定的组合电路。=1ACBACFP2P3P4B&&&P1P5P6BC111解：一：写出逻辑表达式P1=A+BP2=A+CP3=B

CP4=B+CP5=P1P2=(A+B)(A+C)P6=P3P4=(B

C)(B+C)F=P5P6=(A+B)(A+C)(B

C)(B+C)第30页,共84页，星期六，2024年，5月二：化简F=(A+B)(A+C)(B

C)(B+C)=(A+B)(A+C)(BC+BC)(B+C)=(AB+A+C)(BC+BC)(B+C)=(B+A+C)(BC+BC)(B+C)=(BC+BC)(B+C)=BC+BC=B

CABC F000 0001 1010 1011 0100 0101 1110 1111 0三：列出逻辑函数的真值表四：逻辑问题评述等效逻辑电路略。第31页,共84页，星期六，2024年，5月设计任务：根据给定要求的文字描述或逻辑函数，在特定条件下，找出用最少的逻辑门来实现给定逻辑功能的方案，并画出逻辑电路图。设计的一般步骤：第一步：根据逻辑要求建立真值表；第二步：根据真值表写出逻辑函数的"最小项之和"表达式；第三步：化简并转换为适当的形式；第四步：根据表达式画出逻辑电路图；组合逻辑电路的设计第32页,共84页，星期六，2024年，5月例1：假设有两整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非门”设计一个判别X>Y的逻辑电路。解：第一步建立真值表x1y1x2y2F0dd00101110111第二步写出逻辑表达式，这是一种值得推荐的表示法。F(x1,y1,x2,y2)=X1y1+x1y1x2y2+x1y1x2y2单输出组合电路设计上式成立是因为所有最小项之和为1第33页,共84页，星期六，2024年，5月例1：假设有两整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非门”设计一个判别X>Y的逻辑电路。解：x1y1x2y2F0dd00101110111第三步根据卡诺图化简x1y10001111000011110x2y20001000110010110F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2单输出组合电路设计第34页,共84页，星期六，2024年，5月第四步画出逻辑电路图F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2F(x1,y1,x2,y2)=x1y1·y1x2y2·x1x2y2x1Fx1&&&x2y1&•••y2第35页,共84页，星期六，2024年，5月例2：用与非门设计一个三变量“多数表决电路”。解：第一步：建立真值表；

输入即表达者,共有3个,分别用A、B、C表示,并设“同意”为1，“反对”为0。

输出即决议是否通过,用F表示,并设“通过”为1,“否决”为0。ABC F000 0001 0010 0011 1100 0101 1110 1111 1第36页,共84页，星期六，2024年，5月第二步：写出"最小项之和"表达式；第三步：化简并转换成适当形式；第四步：画出逻辑图。10001111001ABC111&ACBF&&&F(A,B,C)=

m(3,5,6,7)F(A,B,C)=AB+AC+BC=AB+AC+BC=ABACBC第37页,共84页，星期六，2024年，5月例3：用与非门设计一位数制范围指示器，十进制数用8421BCD码表示，当输入大于4时，电路输出为1，否则为0。解：第一步建立真值表0000000100100011010001010110011110001001101010111100110111101111ABCDF0000011111dddddd8421BCD码只利用了十种组合，还冗余六种组合。第38页,共84页，星期六，2024年，5月0001111000011110ABCDdd11001dd10001dd第二步写出逻辑表达式第三步化简F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)F(A,B,C,D)=A+BD+BC第39页,共84页，星期六，2024年，5月第四步画出逻辑电路图AFB1&&C&•DF(A,B,C,D)=A+BD+BC=A·BD·BC第40页,共84页，星期六，2024年，5月例4：设计一个四位二进制码的奇偶发生器。采用偶校验原则。解：第一步建立真值表0000000100100011010001010110011110001001101010111100110111101111B8B4B2B1P0110100110010110

奇偶位发生器四位二进制码用B8、B4、B2、B1表示，输出的奇偶位用P表示，真值表如右。第41页,共84页，星期六，2024年，5月0001111000011110B8B4B2B10000000011111111第二步写出逻辑表达式第三步化简P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)P(B8,B4,B2,B1)=B8

B4

B2

B1第42页,共84页，星期六，2024年，5月第四步画出逻辑电路图PB8=1B4=1=1B2B1第43页,共84页，星期六，2024年，5月课堂练习设计一个血型配对指示器。输血时供血者和受血者的血型相配情况如下：(1)同一血型之间可以相互输血；(2)AB型受血者可以接受任何血型的输入；(3)O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求的时候，绿指示灯亮，否则红指示灯亮。第44页,共84页，星期六，2024年，5月多输出组合电路设计特点是：（1）在实际使用中更加常见（2）类似于“多目标优化”，每一个个体的局部最优，不一定导致整体最优。（3）常见的办法是“寻找公共项”，“利用公共项”第45页,共84页，星期六，2024年，5月例1：设计一个一位半加器解：第一步：建立真值表

要完成一位“被加数”与“加数”两者相加，要产生“本位和”及向高位的“进位”，因此该电路有2个输入，2个输出。

设“被加数”，“加数”分别为A和B；“本位和”与向高位的“进位”分别为SH和CH。多输出组合电路设计第46页,共84页，星期六，2024年，5月A

B

SHCH

00 0 001 1 010 1 011 0 1第二步：写出"最小项之"表达式；SH=AB+ABCH=AB第47页,共84页，星期六，2024年，5月第三步：化简:00010101ABCH01100101ABSH由卡诺图可知，已最简。第四步：画出电路图假设只提供原变量，而不提供反变量，用与非门实现该电路。“无反变量输入”是一个高级话题，感兴趣的同学课后自己研究。第48页,共84页，星期六，2024年，5月1)SH=AB+AB=AB2)SH=AB+ABCH=ABCH=AB1BSHA&&CH&•••&•BSHA=11CH•&•ABSCCOΣ=AB+BB+AB+AA=A(A+B)+B(A+B)=A·AB·B·AB逻辑符号:第49页,共84页，星期六，2024年，5月例2：设计一个一位全加器

要完成一位“被加数”与“加数”及低位送来的“进位”三者相加，产生“本位和”及向高位的“进位”，因此该电路有3个输入，2个输出。

设“被加数”，“加数”和低位来的“进位”分别为Ai,Bi,Ci-1,“本位和”与向高位的“进位”分别为Si,Ci.第50页,共84页，星期六，2024年，5月AiBiCi-1

Si Ci

000 0 0001 1 0010 1 0011 0 1100 1 0101 0 1110 0 1111 1 1第51页,共84页，星期六，2024年，5月第二步：写出"最小项之"表达式；Si=

m(1,2,4,7)Ci=

m(3,5,6,7)第三步：化简并转换成适当形式；10001111001AiBiCi-1111SiAiBi10001111001111CiCi-1第52页,共84页，星期六，2024年，5月如果用“与非”门来实现，则需要9个“与非”门，3个“非”门，数量较多。若采用其它门电路，可将输出函数表达式作适当转换。第53页,共84页，星期六，2024年，5月第四步：画出电路图SiCi&&&=1=1AiCi-1Bi第54页,共84页，星期六，2024年，5月用半加器实现:第55页,共84页，星期六，2024年，5月Ci-1AiBiSiCiCOΣCi-1SiCiCOΣAiBiCOΣ1用半加器实现的电路图:逻辑符号:第56页,共84页，星期六，2024年，5月例3：用“与非”门设计一个将8421BCD码转换成余三码的代码转换电路。解：第一步：建立真值表0000000100100011010001010110011110001001101010111100110111101111B8B4B2B1WXYZ0000011111dddddd1010101010dddddd1001100110dddddd0111100001dddddd第57页,共84页，星期六，2024年，5月第二步：写出函数表达式；W(A,B,C,D)=Σm(5,6,7,8,9)+Σd(10,11,12,13,14,15)X(A,B,C,D)=Σm(1,2,3,4,9)+Σd(10,11,12,13,14,15)Y(A,B,C,D)=Σm(0,3,4,7,8)+Σd(10,11,12,13,14,15)Z(A,B,C,D)=Σm(0,2,4,6,8)+Σd(10,11,12,13,14,15)第三步：化简并转换成适当形式；W=A+BC+BDX=BC+BD+BCDY=CD+CDZ=D0001111000011110ABCDddWWXXYYZWZddWYXXZXYZWYZddCDCD第58页,共84页，星期六，2024年，5月用与非门实现要转换成与非-与非表达式：W=A+BC+BD=A·BC·BDX=BC+BD+BCD=BC·BD·BCDY=CD+CD=CD·CDZ=D第四步：画出电路图&CX&&&BDW&&&&ZY&&DCBA第59页,共84页，星期六，2024年，5月多组输出逻辑电路设计的另类问题设计多输出函数的组合逻辑电路时，如果只是孤立地求出各输出函数的最简表达式，然后画出相应逻辑电路图并将其拼在一起，通常不能保证逻辑电路整体最简。因为各输出函数之间往往存在相互联系，具有某些共同的部分，因此，应该将它们当作一个整体考虑，而不应该将其截然分开。这类电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的共享，从而达到电路整体结构最简。第60页,共84页，星期六，2024年，5月举例F1(A,B,C,D)=Σm(0,2,4,7,8,10,13,15)F2(A,B,C,D)=Σm(0,1,2,5,6,7,8,10)F3(A,B,C,D)=Σm(2,3,4,7)11111111111111111111第61页,共84页，星期六，2024年，5月对比(输入数目)1111111111111111111111111111111111111111可看出,当牺牲单个的最优化设计时,可以得到整体的更优效果拾伍玖拾叁拾柒玖陆第62页,共84页，星期六，2024年，5月多组输出逻辑电路设计的另类问题对于多组输出的组合逻辑电路，作整体考虑时，未必就能准确地找到全局的最优解，对此，还没有非常行之有效的方法。这是一个数学问题。但是，尽管如此，并不意味着我们在电路设计的时候可以放弃寻求整体优化的努力。第63页,共84页，星期六，2024年，5月一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。换句话说，在此之前我们讨论的逻辑电路的分析和设计都是在“理想状态”下进行的。实际上，电信号从任意一点经过任意路径到达另一点都需要一定时间，我们称之为时间延迟或简称时延，时延的大小一般在纳秒级。组合电路的冒险(hazard)一般来说，冒险可以分为逻辑冒险(LogicHazard)和功能冒险(FunctionHazard)。第64页,共84页，星期六，2024年，5月例如：“与非”门的时延ABt1t1+tpdt2t2+tpdF逻辑电路的传输时延（延迟）(propagationdelay)第65页,共84页，星期六，2024年，5月逻辑冒险(logichazard)1，“传输延迟”本身就会导致逻辑冒险由逻辑门电路的传输延迟导致的冒险称为逻辑冒险。BY1Y2F1B第66页,共84页，星期六，2024年，5月1&BCAF&&dgeG1G2G3G4AFdegtpd21多个信号经不同路径到达某一点有时间差，称为竞争。由竞争引起的逻辑冒险2，竞争更是导致逻辑冒险的主要成因第67页,共84页，星期六，2024年，5月电路在时间“1”和“2”出现了竞争，并且输出F在时间“2”出现了短时的错误，即产生了(逻辑)冒险，通常把不产生冒险的竞争称为非临界竞争，而把产生冒险的竞争称为临界竞争。在上述例子中，A从0变为1时，可以称为非临界竞争。!小提示第68页,共84页，星期六，2024年，5月逻辑冒险的分类按输入变化前后输出是否相等而分为静态和动态,按错误输出的极性分为“0型”和“1型”。因此有“静态0型”,“静态1型”,“动态0型”,“动态1型”。“输出处于变动”时的冒险为动态冒险（动态冒险的反复可能不止一次）；反之为“静态冒险”。形成下降脉冲称为“0型”，反之“1型”。第69页,共84页，星期六，2024年，5月静态0型动态0型静态1型动态1型输入变化前的输出输入变化后的输出第70页,共84页，星期六，2024年，5月检查是否存在某个变量X，它同时以原变量