数电大型实验须知和报告要求_第1页
数电大型实验须知和报告要求_第2页
数电大型实验须知和报告要求_第3页
数电大型实验须知和报告要求_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

浙江工业大学硕士学位论文PAGE8数电大型实验须知（各指导教师可以根据实际情况调整）1．实验前的准备（1）实验教材：EDA与数字系统设计第2版（李国丽主编）（重点内容P1~24、P43~48、P295~296、P299~300）实验参考书：数字电路（贾立新主编）（重点内容3.3节VHDL语言，5.2节可编程逻辑器件，第8章数字系统设计基础）2．实验内容安排：（1）讲课——可编程逻辑器件原理（约4学时）（2）QuartusII操作练习操作步骤可参考实验教材P1~P24.或者参考网上下载资料“QuqrtusII基本操作”，依据操作步骤完成以下两个简单设计题：组合逻辑电路设计：8位二进制加法器设计采用原理图输入法，利用元件库中的74283级联构成，在DEII实验板上下载验证。A[7..0]从SW[7]~SW[0]输入，B[7..0]从SW[15]~SW[8]输入，S[7..0]从LEDR[7]~LEDR[0]输出，COUT从LEDR[8]输出。时序逻辑电路设计：同步十进制加法计数器设计用VHDL语言编程（源代码参考《数字电路》P187），在DEII实验板上下载验证。CP脉冲从KEY[0]输入，CLR从SW[0]输入，CS从SW[1]输入，Q[3..0]从LEDR[3]~LEDR[0]输出。（3）讲课——数字频率计设计（结合设计实例介绍VHDL语言，约2学时）（4）参考实验指导书P43~P48，完成数字频率计的设计输入、仿真、下载、验收。（5）选作题：倒计时秒表（最大计时值30秒，功能自行设定，如计时过程中可以暂停，倒计时到零时通过蜂鸣器发出提示音，倒计时值可以随意设定等，根据完成情况给分）以下内容为实验时间两周的学生必做内容。（6）4位移相—相加型乘法器设计（包括讲课1小时）实验报告要求1．实验后写好设计报告，由课代表收齐后，实验结束两周内上交。2．教材或ppt课件中已有的VHDL代码不放入报告中3．电路原理图和仿真图用屏幕拷贝后粘贴到WORD文档中，其它图用VISIO等工具自行制作。4．对文中的每一张图均应有文字说明5．禁止抄袭拷贝，一经发现，报告零分处理。6．实验报告模板。数字电路与数字逻辑大型实验报告姓名黑体三号，加粗，居中指导教师专业班级专业全称（班级，如0901）学院信息工程学院提交日期20xx年x月x日一、实验内容1．2．3．……二、数字频率计的设计1．工作原理2．数字频率计顶层原理图及仿真结果3．底层模块的仿真结果4．项目处理（1）FPGA器件选定（2）管脚锁定（3）编程下载（4）频率测量三、乘法器设计1．设计方案2．原理图或VHDL代码3．仿真和测试结果四、选做实验（如二位十进制定时器设计，二位十进制倒计

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论