第二章ARM技术概述

第二章ARM技术概述本章将对ARM技术进展全面论述，经过本章的学习，使大家对ARM技术有个全面的了解和掌握，建立起以ARM技术为根底的嵌入式系统运用和以ARM核为根底的嵌入式SoC芯片设计的技术根底。本章的主要内容为：2.1ARM体系构造的开展历史和技术特征2.3Thumb技术引见2.2ARM体系构造不同版本的开展概述2.4ARM处置器任务形状2.5ARM处置器任务方式2.6ARM存放器组成2.7ARM异常中断本章的主要内容为：2.8ARM组织构造简介2.9ARM存储器接口及存储器层次2.10ARM协处置器2.11ARM片上总线AMBA2.12ARM的调试构造2.13ARM核综述2.14基于ARM核的芯片选择2.1ARM体系构造的开展历史和技术特征2.1.1ARM开展的历程 2.1.2ARM体系构造的技术特征2.1.1ARM开展的历程最近10多年来ARM技术的突出成果表如今：运用“Thumb〞的新型紧缩指令格式，使得运用系统开发可降低系统本钱和功耗；ARM9、ARM10、Strong-ARM和ARM11等系列处置器的开发，显著地提高了ARM的性能，使得ARM技术在面向高端数字音、视频处置等多媒体产品的运用中更加广泛；更好的软件开发和调试环境，加快用户产品开发；更为广泛的产业联盟使得基于ARM的嵌入式运用领域更加宽广；嵌入在复杂SoC中、基于ARM核的调试系统代表着当今片上调试技术的前沿。ARM开展的历程第一片ARM处置器是1983年10月到1985年4月间在位于英国剑桥的AcornComputer公司开发。1990年，为广泛推行ARM技术而成立了独立的公司。20世纪90年代，ARM快速进入世界市场。ARM开展的历程在ARM的开展历程中，从ARM7开场，ARM核被普遍认可和广泛运用。1995年StrongARM问世。XScale是下一代StrongARM芯片的开展根底。ARM10TDMI是ARM处置器核中的高端产品。ARM11是ARM家族中性能最强的一个系列。ARMCortex处置器系列是目前ARM最高端的处置器系列。ARM开展的历程ARM技术还将不断开展。在嵌入式领域，ARM已获得了极大的胜利，培育了IP核商业化、市场化的神话，迄今为止，还没有任何商业化的IP核买卖和运用到达ARM的规模。目前ARM的协作同伴包括了世界最顶级的芯片消费和系统设计公司，以超越200家〔包括排名最前的20家，如Intel、IBM、SONY、NEC等〕半导体公司称为ARM的合伙人。ARM系列芯片曾经被广泛的运用于手机、PDA、机顶盒、路由器以及各种各样的嵌入式运用领域，成为世界上销量最大的32位微处置器。2.1.2ARM体系构造的技术特征ARM的体系构造采用了假设干BerkeleyRISC处置器设计中的特征Load/store体系构造固定的32位指令3地址指令格式也放弃了其它假设干BerkeleyRISC特征存放器窗口延迟转移一切的指令单周期执行2.2ARM体系构造不同版本的开展概述2.2.1ARM体系构造的根本版本 2.2.2ARM体系构造的演化 2.2.3ARM体系构造的命名规那么2.2.1ARM体系构造的根本版本版本1，本版本包括以下指令：乘法指令之外的根本数据处置指令；基于字节，字和多字的存储器访问操作指令〔Load/Store〕；子程序调用指令BL在内的跳转指令；完成系统调用的软件中断指令SWI。ARM体系构造的根本版本版本2，与版本1相比版本2〔2a〕添加了以下指令：乘和乘加指令；支持协处置器的指令；对于FIQ方式，提供了额外的影子存放器；SWP指令及SWPB指令。ARM体系构造的根本版本版本3较以前的版本发生了大的变化地址空间扩展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空间；分开的当前程序形状存放器CPSR〔CurrentProgramStatusRegister〕和备份的程序形状存放器SPSR〔SavedProgramStatusRegister〕，SPSR用于在程序异常中断时保管被中断的程序形状；添加了两种异常方式，使操作系统代码可以方便地运用数据访问中止异常、指令预取中止异常和未定义指令异常；添加了MRS指令和MSR指令用于完成对CPSR和SPSR存放器的读写。修正了原来的从异常中前往的指令。ARM体系构造的根本版本版本4。与版本3相比，版本4添加了以下指令有符号、无符号的半字和有符号字节的load和store指令。添加了T变种，处置器可以任务于Thumb形状，在该形状下的指令集是16位的Thumb指令集。添加了处置器的特权方式。在该方式下，运用的是用户方式下的存放器。ARM体系构造的根本版本版本5主要由两个变型版本5T、5TE组成相比与版本4，版本5的指令集有了如下的变化：提高了T变种中ARM/Thumb混合运用的效率。添加前导零记数〔CLZ〕指令，该指令可使整数除法和中断优先级排队操作更为有效；添加了BKPT〔软件断点〕指令；为协处置器设计提供了更多的可供选择的指令；更加严厉地定义了乘法指令对条件码标志位的影响。ARM体系构造的根本版本ARM体系版本6是2001年发布的。新架构v6在降低耗电量的同时还强化了图形处置性能。经过追加有效进展多媒体处置的SIMD功能，将语音及图像的处置功能提高到了原机型的4倍。ARM体系版本6首先在2002年春季发布的ARM11处置器中运用。除此之外，v6还支持多微处置器内核。ARM体系构造的根本版本ARM体系构造总结核体系构造ARM1V1ARM2V2ARM2aS，ARM3V2aARM6，ARM600，ARM610V3ARM7，ARM700，ARM710V3ARM7TDMI，ARM710T，ARM720TARM740TV4TStrongARM，ARM8，ARM810V4ARM9TDMI，ARM920T，ARM940TV4TARM9E-SV5TEARM10TDMI，ARM1020EV5TEARM11，ARM1156T2-S，ARM1156T2F-S，ARM1176JZ-S，ARM11JZF-SV6ARM体系构造的根本版本v7版本版本7是目前为止ARM处置体系构造的最高版本，改架构定义了三大系列：“A〞系列面向尖端的基于虚拟内存的操作系统和用户运用；“R〞系列针对实时系统；“M〞系列对微控制器和低本钱运用提供优化。新的ARMCortex处置器系列就是基于v7的架构。2.2.2ARM体系构造的演化1〕Thumb指令集〔T变种〕Thumb指令集是把32位的ARM指令集的一个子集重新编码后而构成的一个特殊的16位的指令集2〕长乘指令〔M变种〕长乘指令是一种生成64位相乘结果的乘法指令〔此指令为ARM指令〕，M变种添加了两条长乘指令ARM体系构造的演化3〕加强型DSP指令〔E变种〕E变种的ARM体系添加了一些加强处置器对典型的DSP算法处置才干的附加指令。4〕Java加速器Jazelle〔J变种〕ARM的Jazelle技术是Java言语和先进的32位RISC芯片完美结合的产物。5〕ARM媒体功能扩展〔SIMD变种〕2.2.3ARM体系构造的命名规那么表示ARM/Thumb体系版本的命名格式的ARM/Thumb体系版本由下面几部分组成的：根本字符串ARMv。根本字符串后为ARM指令集版本号，目前是1-6的数字字符。ARM指令集版本号后为表示所含变种的字符。由于在ARM体系版本4以后，M变种成为系统的规范部件，所以字符M通常也不单独列出来。最后运用的字符x表示排除某种功能。2.3Thumb技术引见ARM的RISC体系构造的开展中曾经提供了低功耗、小体积、高性能的方案。而为理处理代码长度的问题，ARM体系构造又添加了Ｔ变种，开发了一种新的指令体系，这就是Thumb指令集，它是ARM技术的一大特征。2.3.1Thumb的技术概述 2.3.2Thumb的技术实现 2.3.3Thumb技术的特点2.3.1Thumb的技术概述Thumb是ARM体系构造的扩展。它有从规范32位ARM指令集抽出来的36条指令格式，可以重新编成16位的操作码。这能带来很高的代码密度ARM7TDMI是第一个支持Thumb的核，支持Thumb的核仅仅是ARM体系构造的一种开展的扩展，所以编译器既可以编译Thumb代码，又可以编译ARM代码支持Thumb的ARM体系构造的处置器形状可以方便的切换、运转到Thumb形状，在该形状下指令集是16位的Thumb指令集。2.3.2Thumb技术的特点在性能和代码大小之间获得平衡，在需求较低的存储代码时采用Thumb指令系统，但有比纯粹的16位系统有较高的实现性能，由于实践执行的是32位指令，用Thumb指令编写最小代码量的程序，却获得以ARM代码执行的最好性能Thumb技术的特点与ARM指令集相比．Thumb指令集具有以下局限完成一样的操作，Thumb指令通常需求更多的指令，因此在对系统运转时间要求苛刻的运用场所ARM指令集更为适宜；Thumb指令集没有包含进展异常处置时需求的一些指令，因此在异常中断时，还是需求运用ARM指令，这种限制决议了Thumb指令需求和ARM指令配合运用。2.4ARM处置器任务形状ARM处置器核可以任务在以下2种形状1〕ARM形状32位，ARM形状下执行字对准的32位ARM指令；2〕Thumb形状16位，Thumb形状下执行半字对准的16位Thumb指令。在Thumb形状下，程序计数器PC运用位1选择另一个半字。ARM处置器任务形状在程序执行的过程中，处置器可以在两种形状下切换。ARM和Thumb之间形状的切换不影响处置器的方式或存放器的内容。ARM指令集和Thumb指令集都有相应的形状切换命令。ARM处置器在开场执行代码时，只能处于ARM形状。ARM处置器任务形状ARM处置器在两种任务形状之间切换方法：进入Thumb形状：当操作数存放器Rm的形状位bit［0］为1时，执行BXRm指令进入Thumb形状。假设处置器在Thumb形状进入异常，那么当异常处置〔IRQ，FIQ，Undef，Abort和SWI〕前往时，自动切换到Thumb形状。进入ARM形状：当操作数存放器Rm的形状位bit［0］为0时，执行BXRm指令进入ARM形状。假设处置器进展异常处置〔IRQ，FIQ，Undef，Abort和SWI〕，在此情况下，把PC放入异常方式链接存放器LR中，从异常向量地址开场执行也可以进入ARM形状。2.5ARM处置器任务方式CPSR〔当前程序形状存放器〕的低5位用于定义当前操作方式,如图示：ARM处置器任务方式除用户方式外的其他6种方式称为特权方式。特权方式中除系统方式以外的5种方式又称为异常方式，即：FIQ〔FastInterruptRequest〕IRQ〔InterruptReQuest〕SVC〔Supervisor〕中止〔Abort〕未定义〔Undefined〕2.6ARM存放器组成2.6.1ARM存放器组成概述 2.6.2ARM形状下的存放器组织 2.6.3Thumb形状下的存放器组织2.6.1ARM存放器组成概述ARM处置器总共有37个存放器，可以分为以下两类存放器：1〕31个通用存放器：R0～R15；R13_svc、R14_svc；R13_abt、R14_abt；R13_und、R14_und；R13_irq、R14_irq；R8_frq-R14_frq。2〕6个形状存放器CPSR；SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq和SPSR_fiq。2.6.2ARM形状下的存放器组织1〕ARM形状的存放器简介：ARM形状下的存放器组织：ARM形状下的存放器组织2)ARM形状的通用存放器不分组存放器〔Theunbankedregisters〕 R0~R7分组存放器〔Thebankedregisters〕： R8~R14程序计数器：R15〔PC〕ARM形状下的存放器组织不分组存放器R0~R7R0~R7是不分组存放器。这意味着在一切处置器方式下，它们每一个都访问的是同一个物理存放器。它们是真正并且在每种形状下都一致的通用存放器。未分组存放器没有被系统用于特别的用途，任何可采用通用存放器的运用场所都可以运用未分组存放器，但必需留意对同一存放器在不同方式下运用时的数据维护。ARM形状下的存放器组织分组存放器R8-R14：分组存放器R8-R12：FIQ方式分组存放器R8~R12。FIQ以外的分组存放器R8~R12。分组存放器R13、R14存放器R13通常用做堆栈指针SP。存放器R14用作子程序链接存放器〔LinkRegister－LR〕，也称为LR。ARM形状下的存放器组织程序计数器R15：存放器R15被用作程序计数器，也称为PC。R15值的改动将引起程序执行顺序的变化，这有能够引起程序执行中出现一些不可预料的结果。ARM处置器采用多级流水线技术，因此保管在R15的程序地址并不是当前指令的地址。一些指令对于R15的用法有一些特殊的要求。ARM形状下的存放器组织3)ARM程序形状存放器一切处置器方式下都可以访问当前的程序形状存放器CPSR。CPSR包含条件码标志、中断制止位、当前处置器方式以及其它形状和控制信息。在每种异常方式下都有一个对应的物理存放器——程序形状保管存放器SPSR。当异常出现时，SPSR用于保管CPSR的形状，以便异常前往后恢复异常发生时的任务形状。ARM形状下的存放器组织CPSR和SPSR的格式2.6.3Thumb形状下的存放器组织Thumb形状下的存放器集是ARM形状下存放器集的子集。程序员可以直接访问8个通用的存放器〔R0~R7〕，程序计数器PC、堆栈指针SP、衔接存放器LR和当前形状存放器CPSP。每一种异常方式都各有一组SP，LR和SPSR。2.7ARM的异常中断在ARM体系构造中，异常中断用来处置软件中断、未定义指令圈套〔它不是真正的“不测〞事件〕及系统复位功能〔它在逻辑上发生在程序执行前而不是在程序执行中，虽然处置器在运转中能够再次复位〕和外部事件，这些“不正常〞事件都被划归“异常〞，由于在处置器的控制机制中，它们都运用同样的流程进展异常处置。ARM的异常中断ARM的异常中断呼应过程； 从异常中断处置程序中前往 ；异常中断向量表；异常中断的优先级；ARM的异常中断呼应过程ARM处置器对异常中断的呼应过程如下：将CPSR的内容保管到将要执行的异常中断对应的SPSR中。设置当前形状存放器CPSR中的相应位将引起异常指令的下一条指令的地址保管到新的异常任务方式的R14。给程序计数器〔PC〕强迫赋值。ARM的异常中断呼应过程每个异常方式对应有两个存放器R13_<mode>、R14_<mode>分别保管相应方式下的堆栈指针、前往地址；堆栈指针可用来定义一个存储区域保管其它用户存放器，这样异常处置程序就可以运用这些存放器。FIQ方式还有额外的公用存放器R8_fiq～R12_fiq，运用这些存放器可以加快快速中断的处置速度。从异常中断处置程序中前往从异常中断处置程序中前往时，需求执行以下四个根本操作：一切修正正的用户存放器必需从处置程序的维护堆栈中恢复〔即出栈〕。将SPSR_mode存放器内容复制到CPSR中，使得CPSR从相应的SPSR中恢复，即恢复被中断的程序任务形状。根据异常类型将PC变回到用户指令流中相应指令处。最后去除CPSR中的中断制止标志位I/F。异常中断向量表中断向量表中指定了各异常中断与其处置程序的对应关系。每个异常中断对应的中断向量表的4个字节的空间中存放一个跳转指令或者一个向PC存放器中赋值的数据访问指令。存储器的前8个字中除了地址0x00000014之外，全部被用作异常矢量地址。异常中断的优先级当几个异常中断同时发生时，在ARM中经过给各异常中断赋予一定的优先级来实现处置次序：复位〔最高优先级〕；数据异常中止；FIQ；IRQ；预取指异常中止；SWI、未定义指令〔包括缺协处置器〕。2.8ARM典型流水线技术简介2.8.1三级流水线ARM的组织 2.8.2五级流水线ARM的组织2.8.1三级流水线ARM的组织1〕ARM的3级流水线引见到ARM7为止的ARM处置器运用的简单3级流水线分别为：取指级；译码级；执行级；三级流水线ARM的组织2〕ARM3级流水线下PC的行为在3级流水线的执行过程中，当经过R15存放器直接访问PC时，必需思索到此时流水线的执行过程的真实情况三级流水线的PC行为2.8.2五级流水线ARM的组织运用5级流水线的ARM处置器包含下面5个流水线级：取指译码执行缓冲\数据回写2.9ARM存储器接口及存储器层次多级存储器使它包括一个容量小但速度快的从存储器和一个容量大但速度慢的主存储器，根据典型程序的实验统计，这个存储器系统的外部行为在绝大部分时间象一个即大又快的存储器。这个容量小但速度快的元件是Cache，它自动地保管处置器经常用到的指令和数据的拷贝。本节首先对ARM支持的存储数据类型和处置器中数据存储格式进展引见，在此根底上引见了ARM存储器的接口设计，主要包括存储器接口、Cache、MMU和维护单元，建立起ARM处置器的整个存储体系的概念和设计方法。ARM存储器接口及存储器层次2.9.1ARM存储数据类型和存储格式 2.9.2ARM的存储器层次简介 2.9.3ARM存储系统简介2.9.1ARM存储数据类型和存储格式ARM处置器支持以下6种数据类型：8位有符号和无符号字节。16位有符号和无符号半字，它们以两字节的边境定位。32位有符号和无符号字，它们以4字节的边境定位。ARM存储数据类型和存储格式存储器组织在以字节为单位寻址的存储器中有“小端〞和“大端〞两种方式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比是存放在较低的还是较高的地址来划分的，两种存储方式如下图。2.9.2ARM的存储器层次简介存放器组片上RAM片上Cache主存储器硬盘2.10ARM协处置器ARM经过添加硬件协处置器来支持对其指令集的通用扩展，经过未定义指令圈套支持这些协处置器的软件仿真。简单的ARM核提供板级协处置器接口，因此协处置器可以作为一个独立的元件接入。最常运用的协处置器是用于控制片上功能的系统协处置器，例如控制ARM720上的高速缓存Cache和存储器管理单元MMU等。ARM也开发了浮点协处置器，也可以支持其它的片上协处置器。ARM体系构造支持经过添加协处置器来扩展指令集的机制。2.11ARM片上总线AMBA先进的微控制器总线体系构造AMBA是ARM公司公布的总线规范AHB〔AdvancedHigh-performanceBus〕：用于衔接高性能系统模块。它支持突发数据传输方式及单个数据传输方式，一切时序参考同一个时钟沿。ASB〔AdvancedSystemBus〕：用于衔接高性能系统模块，它支持突发数据传输方式。APB〔AdvancePeripheralBus〕：是一个简单接口支持低性能的外围接口。2.12ARM的调试构造嵌入式调试调试处置器核ARM调试硬件EmbeddedICE2.13ARM核综述在高性能的32位嵌入式SoC设计中，几乎都是以ARM作为处置器核。ARM核已是如今嵌入式SoC系统芯片的中心，也是现代嵌入式系统开展的方向。ARM处置器核作为根本处置单元，根据开展需求还集成了与处置器核亲密相关的功能模块，如Cache存储器和存储器管理MMU硬件，这些基于微处置器核并集成这些IP核的规范配置的ARM核都具有根本“CPU〞的配置，这些内核称为CPU核。ARM核综述ARM处置器核当前有6个系列产品：ARM7ARM9ARM9EARM10E,SecurCoreARM11Intel公司推出的：StrongARMXScaleARM核综述2.13.1ARM7系列核引见 2.13.2ARM9系列核引见 2.13.3ARM10系列核 2.13.4StrongARM和XScale系列核 2.13.5SecurCore系列核2.13.1ARM7系列核引见ARM7TDMI是ARM公司最早为业界普遍认可且得到了最为广泛运用的处置器核，特别是在手机和PDA中，随着ARM技术的开展，它已是目前最低端的ARM核。ARM7：32位ARM体系构造4T版本；T：“Thumb〞16位紧缩指令集；D：支持片上Debug〔调试〕，使处置器可以停顿以呼应调试恳求；M：加强型Multiplier，与前代相比具有较高的性能且产生64位的结果；I：“EmbeddedICE〞硬件以支持片上断点和察看点。ARM7系列核引见1〕ARM7TDMI组织结：ARM7TDMI重要的特性有实现ARM体系构造版本4T，支持64位结果的乘法，半字、有符号字节存取；支持Thumb指令集，可降低系统开销；32×8DSP乘法器；32位寻址空间-4GB线性地址空间；它包含了EmbeddedICE模块以支持嵌入式系统调试；调试硬件由JTAG测试访问端口访问，因此JTAG控制逻辑被以为是处置器核的一部分。广泛的ARM和第三方支持，并与ARM9Thumb系列ARM10Thumb系列和StrongARM处置器相兼容。ARM7系列核引见2〕ARM7TDMI硬件接口按接口信号的功能划分为存储器接口、MMU接口、片上调试、JTAG边境扫描扩展以及时钟接口等十四类接口信号。各接口信号包括接口信号和接口控制信号ARM7TDMI核的外围硬件接口信号图ARM7系列核引见3〕综合的ARM7TDMI-ARM7TDMI－SARM7TDMI－S是ARM7TDMI的一个可综合的版本，它是以高级言语描画的“软〞IP核，可以根据用户选择的目的工艺的单元库来进展逻辑综合和物理实现，它比“硬〞的IP核更易于转移到新的工艺技术上实现。综合出的整个核比“硬〞核大50％，电源效率降低50％。同时ARM7TDMI－S在综合过程中存在支持关于处置器核功能的选项，这些选项会导致综合出处置器核较小而且的功能有所下降。ARM7系列核引见4〕ARM7TDMI运用ARM7TDMI处置器核在存储器配置较简单的系统中广泛运用，最为胜利的典型例子是手机、PDA，在此运用中，ARM7TDMI已成为用于控制和用户接口功能的现实上的规范处置器。当需求实现高性能时，具有简单存储器系统单纯的ARM7TDMI已不能满足，系统的复杂程度必然要添加。往往是在ARM7TDMI上添加Cache存储器、以ARMCPU核的方式添加软件从片外存储器读、写性能。2.13.2ARM9系列核引见ARM8核是从1993年到1996年开发的，并开发了具有片上Cache及存储器管理单元高性能ARMCPU芯片以满足比ARM7的3级流水线更高性能的ARM核的需求。ARM9TDMI将流水线的级数从ARM7TDMI的3级添加到5级，并运用分开的指令与数据存储器的Harvard体系构造。ARM9TDMI的性能在一样工艺条件下近似到达ARM7TDMI两倍ARM9系列核引见1〕ARM9TDMI技术特点支持Thumb指令集；含有EmbeddedICE模块支持片上调试；经过采用5级流水线以添加最高时钟速率；分开的指令与数据存储器端口以改善CPI，提高处置器性能。ARM9系列核引见2〕ARM9TDMI组织ARM9内核采用了与后面要讲到的StrongARM一样的5级流水线。ARM9TDMI与StrongARM核的主要区别在于StrongARM有一个与存放器读出级并行操作的公用的转移加法器进展转移地址计算，而ARM9TDMI运用数据途径中的ALU来计算转移目的地址。ARM9系列核引见3〕ARM9TDMI的流水线操作ARM9内核采用了与后面要讲到的StrongARM一样的5级流水线。ARM9TDMI与StrongARM核的主要区别在于StrongARM有一个与存放器读出级并行操作的公用的转移加法器进展转移地址计算，而ARM9TDMI运用数据途径中的ALU来计算转移目的地址。ARM9系列核引见4〕Thumb解码和存储器读写5〕协处置器支持6〕片上调试7〕低电压操作8〕ARM9TDMI运用9〕ARM9E-S及ARM946E-S和ARM966E-S2.13.3ARM10系列核ARM10TDMI属于ARM处置器核中的高端处置器核，ARM10TDMI的性能在一样工艺条件下近似到达也以ARM9TDMI的两倍性能任务。ARM1020E/ARM10200是基于ARM10TDMI核设计的高性能CPU核。添加最高时钟速率。2.13.4StrongARM和XScale系列核1995年，ARM、Apple、DEC公司结合声明将开发一种运用于PDA的高性能、低功耗、基于ARM体系构造的StrongARM微处置器。StrongARM主要特点有：具有存放器前推的5级流水线；除64位乘法、多存放器传送和存储器/存放器交换指令外，其它一切普通指令均是单周期指令；16KB、32路相联的指令Cache，每行32字节；16KB、32路相联的写回式数据Cache，每行32字节；分开的32数据项的