全球半导体技术发展路线图

全球半导体技术进展路线图一、半导体产业生态环境70二是为满足企业开发具备特定功能的产品而快速生产的专用集成电路。803制造商承受。902步和产品性能增加之间不寻常的强相关性，使得相当一局部系统性能和利润的掌握权转至集成电路〔IC〕制造商中。他们利用这种力气的平衡，使整个半导体行业收入在此期间年均增速到达17%。212芯片上或同一封装中，可以以较低的本钱整合极为简单的系统。此外，封装技术的进步使得我们可以在同一封装中放置多个芯片。这类器件被定义为系统级芯片〔systemonchip，SOC〕和系统级封装〔systeminpackageSIP〕。二是集成电路晶圆代工商能够重以格外有吸引力的本钱供给“一代专用集成电路”，这催生出一个格外有利可图的行业——集成电路设计。三是集成电路高端设备的进步带动了相邻技术领域的进展，大大降低了平板显示器、微机电系统传感器、无线电设备和无源器件等设备的本钱。在此条件下，系统集成商再次掌握了系统设计和产品集成。四是互联网应用和移动智能终端的崛起，带动了光纤电缆的广泛部署和多种无线技术的进展，实现前所未有的全球移动互联。这个生态系统制造了“物联网”这一兴的市场，而创的产品制造商、电信公司、数据和信息分销商以及内容供给商正在争夺该市场的主导权。半导体是上述全部应用的基石，全部的创离不开半导体产业的支持。二、全球半导体技术进展路线601965换代的“摩尔定律”，以及丹纳德197521是传统几何尺寸的按比例缩小〔ClassicalGeometricallyDrivenScaling〕时代。进入等效按比例缩小〔EquivalentScaling〕时代的根底是应变硅、高介电金属闸极、多栅晶体管、化合物半导体等技术，这些技术的实现支持了过去十年半导体产业的进展，并将持续支持将来产业的进展。〔一〕器件信息处理技术正在推动半导体产业进入更宽广的应用领域，器件本钱和性能将连续与互补金属氧化物半导体〔ComplementaryMetal-Oxide-SemiconductorTransistor，CMOS〕的维度和功能扩展亲热相关。应变硅、高介电金属闸极、多栅晶体管现已广泛应用于集成电路的制造，进一步提升器件性能的重点将在III-V元素材料和锗。与硅器件相比，这些材料将使器件具有更高的迁移率。为了利用完善的硅平台的优势，估量的高迁移率材料将在硅基质上外延附生。2DScaling2013〔ITRS〕期间到达其根本限制，无论是规律器件还是存储器件正〔3D〕。3D3D能耗规模化〔PowerScaling〕”时代，单位面积上晶体管数量的增加将最终通过多层堆叠晶体管来实现。圆满的是，互连方面没有的突破，由于尚无可行的材料具有比铜更低的电阻率。然而，处理碳纳米管、石墨烯组合物等无边包裹材料〔edgelesswrappedmaterials〕方面的进展为“弹道导体”〔ballisticconductor〕的进展供给根底保障，这可能将在将来十年内消灭。多芯片的三维封装对于削减互联电阻供给了可能的途径，主要是通过增加导线截面〔垂直〕和削减每个互连路径的长度。然而，CMOS〔equivalentdevice〕的横向维度扩展最终将到达极限。将来半导体产品时机在于：一是通过技术的异构集成，扩展CMOS〔二〕系统集成系统集成已从以数据运算、个人电脑为中心的模式转变为高度多样化的移动通信模式。集成电路设计正从以性能驱动为目标向以低耗驱动为目标转变，使得多种技术在有限空间内〔如GPS、、平板电脑、手机等〕可以异构集成，从而彻底转变了半导体产业。简言之，过去，性能是独一无二的目标；而今，最小化功耗的目标引领集成电路设计。系统级芯片和系统级封装的产品已成为半导体产业的主要驱动力。过去的几年，智能手机和平板电脑的产量已经超过微处理器的产量。异构集成的根底依靠于“延长摩尔”〔MoreMooreMM〕设备与“超越摩尔”〔MorethanMoore，MtM〕元素的集成。举例来说，目前，微机电系统〔MEMS〕设备被集成到汽车、视频投影仪、平板电脑、智能手机和玩耍平台等各种类型系统中。一般状况下，MEMSMEMS计可检测手机的垂直方向，并旋转图像显示在屏幕上。通过MEMS可以运行。相比之下，假设没有MEMS〔digitallightprojectorDLP〕的录像机和喷墨打印机将无法正常工作。多模传感技术也已成为移动设备的组成局部，成为物联网的关键推动力气。数字型数据〔digitaldata〕和连接技术的快速进步为医疗效劳带来变革。硅、微机电系统和光学传感技术正在使这一革命成为可能。移动手机已经可以供给大量的安康信息。加速度计可以跟踪运动和睡眠，当用户触摸手机时，内置光传感器可以感知心脏速率。在手机的摄像头可以被用于不同的目的，比方检查食品的卡路里含量，或基于人脸表情识别自己的心情。广泛的手机应用已经进展到能够分析这些数据，并用易于理解和操作的方式反响给消费者。7-15〔2020〕设备和系统的进展，基于全原理的设备将支持全的架构。例如，自旋波设备〔spinwavedevice，SWD〕是一种磁规律器件，利用集体旋转振荡〔自旋波〕进展信息传输和处理。自旋波设备将输入电压信号转换成的自旋波，计算自旋波，将自旋波输出转换成电压信号。在一个单核心构造中，对多重频率的大规例如，存储级存储器〔storage-classmemory，SCM〕是一种结合固态存储器〔高性能和鲁棒性〕、归档功能和常规硬盘磁存储的低本钱优点的设备。这样一个设备需要一个非易失性存储器〔nonvolatilememory，NVM〕技术，能以一个格外低的本钱制造每比特储存空间。〔三〕制造受维度扩展的驱动，集成电路制造的精度将在将来15年内到达几纳米级别。运用任何技术测量晶片上的物理特性已经变得越来越困难，通过关联工艺参数和设备参数将根本实现这个任务。通过掌握设备稳定性和工艺重现性，对特征尺寸等过程参数的准确掌握已经能够完成。晶圆厂正在持续地受数据驱动，数据量、通信速度、数据质量、可用性等方面的要求被理解和量化。晶圆片由300450300450毫米共性技术的开发，450300毫米晶圆片的改进技术而受益。系统级芯片和系统级封装集成将持续升温。集成度的提高推动测试解决方案的重整合，以保持测试本钱和产品质量规格。优化的测试解决方案可能需要访问和测试嵌入式模块和内核。供给用于多芯片封装的高品质晶粒的好芯片〔KGD〕技术也变得格外重要，并成为测试技术和本钱折中的重要局部。三、重大挑战〔一〕短期挑战〔2020年〕：性能提升1、规律器件平面型互补金属氧化物半导体〔CMOS〕的传统扩展路径将面临性能和功耗方面的严峻挑战。尽管有高介电金属闸极〔high-k/metalgate,HKMG〕的引入，等效栅氧化层厚度〔equivalentgateoxidethickness,EOT〕的削减在短期内仍具有挑战性。高介电材料集成，同时限制由于带隙变窄导致的栅极隧穿电流增加，也将面临挑战。完整的栅极堆叠材料系统需要优化，以猎取最正确的器件特性〔功率和性能〕和降低本钱。〔MOSFETs〕和超薄全耗尽型绝缘层上硅〔FD-SOI〕将消灭，一个极具挑战性的问题是这些超薄金属氧化物半导体场效应晶体管〔MOSFETs〕的厚度掌握。解决这些问题应与电路设计和系统架构的改进并行进展。一些高迁移率材料，如锗和III-V族元素已被认为是对CMOS规律应用中硅通道的升级或替换。具有低体陷阱和低电能漏损，非钉扎费米能级〔unpinnedFermilevel〕、低欧姆接触电阻的高介电金属栅极介质是面临的主要挑战。2、存储器件动态随机存取存储器〔DRAM〕的挑战在于，在特征尺寸削减、高介电介质应用、低漏电存取器件设计，以及用于位线和字线的低电阻率材料条件下，具有适宜的存储电容。为了增加位元密度和降低生产本钱，4F型单元的驱动器需要高纵横比和非平面晶体管构造。闪存已成为关键尺寸缩放、材料和加工〔光刻、腐蚀等〕技术等前端工艺〔FrontEndOfLine,FEOL〕技术的驱动力。短期内，闪存密度的持续进展依靠于隧道氧化层〔TunnelOxide〕的厚度变薄以及电介质集成度。为了保证电荷维持和耐久的要求，引进高介电材料将是必要的。超过256GB3-DNAND闪存维持性价比的同时保证多层单元〔MultiLevelCell,MLC〕和肯定的牢靠性能，仍旧是一个困难的挑战。的挑战还包括内存类型制造〔MRAPC和铁电式随机存取存储器〔FeRAM〕。3、高性能、低本钱的射频和模拟/混合信号解决方案推动无线收发器集成电路和毫米波应用中承受CMOS技术〔高介电介质和应变工程〕可能需要保持器件失配和1/f噪声在可承受范围的技术。其他挑战还有整合更廉价且高密度集成的无源组件，集成有效硅和片外无源网络工艺的MEMS，基于低本钱非硅〔氮化镓〕器件的开发。随着芯片简单性和操作频率的增加而电源电压的降低，芯片上数字和模拟区域的信号隔离变得越来越重要。降噪可能需要更多创，例如通过技术设计，解决每厘米千欧姆级别的高电阻率基底的电源供给和连接地线问题。〔silicononinsulator,SOI〕衰减，或者转而转变射频和模拟器件的行为。在优化射频、高频和AMS性能，以及供给电压的稳步下降等方面存在着简单的权衡，为集成电路设计带来巨大的挑战。4、32,22纳米半间距及更低光刻正变得格外昂贵和最具挑战性的技术。对22纳米半间距光刻而言，承受间隔件光刻或多个模式的193纳米浸入式光刻机，将被应用于抑制单一模式的限制，但具有格外大的掩模误差增加因子〔maskerrorenhancementfactor,MEEF〕、晶片线边缘粗糙度〔lineedgeroughness,LER〕、设计规章限制和更高的本钱。波长为13.5纳米深紫外光刻〔Extreme-UVlithography,EUVL〕是行业官方推动摩尔定律的期望。深紫外光刻的挑战是：缺乏高功率源、高速光刻胶、无缺陷而高平坦度的掩模带来的延时。进一步的挑战包括提高0.35，以及提高增加成像系统反射镜数量的可能性。多电子束无掩模光刻技术〔Multiple-e-beammasklesslithography〕具备绕过掩模难题，去除设计规章的限制，并供给制造敏捷性的潜力。在显示高区分率影像和CD掌握方面已经取得了进展。制造工具的时机把握、本钱、瑕疵、准确套印、光刻胶是其他有待进一步进展的领域。直接自组装〔DirectSelf-Assembly,DSA〕技术有的进展，但瑕疵和定位精度亟待改善。其他挑战包括：微影蚀刻法〔lithographyandetching〕中发光电阻器〔LER〕CD掌握和抑制，对栅极材料、非平面晶体管构造、光刻胶的发光电阻器以及深紫外光刻的测量。5、引入材料由于低介电材料〔包括多孔材料和空气间隙〕必需具有足够的机械强度以经受切割、封装和组装，考虑到蚀刻和化学机械抛光〔chemico-mechanicalpolishing,CMP〕共形低电阻率势垒金属需要与铜集成，以实现低电阻率和高牢靠性。6、电源治理大多数应用阶段，电源治理是时下的首要问题。由于每一代晶体管数量会成倍增加，然而封装芯片中，具有本钱效益的散热性能仍几乎保持不变。为了维持系统活泼和降低漏电功耗，相应电路技术的实现将扩展到对系统设计的要求、计算机关心设计工具〔computeraideddesign,CAD〕的改进、漏电功耗降低和器件架构性能要求的层面。〔二〕短期挑战〔2020年〕：本钱效益1、光刻13.510纳米及以上水平的技术中具有本钱竞争力。假设多电子束无掩模光刻技术可以保持每通曝光、工艺本钱和与基于掩模曝光工具相像的踪迹，它可能是最经济的选择。工艺中引入更少的掩模数量后，193纳米浸入式光刻机的数位储存器架构〔DSA〕变得广受欢送。2、前端工艺我们需要实现低寄生效应、连续缩小栅极间距、下一代基板的面积调整〔调整为450毫米晶片〕，并承受突破性技术以应对光刻的挑战。3、工厂集成面临的挑战主要包括：一是应对快速变化的、简单的业务需求；二是治理工厂不断增加的简单性；三是边际效益下降的同时实现经济增长目标；四是满足工厂和设备牢靠性、功能、效率和本钱的要求；五是跨边界穿插利用工厂集成技300450毫米搭配，以实现规模经济；六是解决迁移到450毫米晶圆上的独特挑战。4、满足市场不断变化的本钱要求组装和包装的挑战包括三维集成芯片堆叠〔测试：存取、本钱和良好芯片，三维封装和包装，测试访问单个晶圆或芯片〕。5、环境、安全、安康环境安全和安康领域面临的挑战是：化学品和原材料的治理与效率；工艺和设备治理；设施技术要求；产品治理；报废产品的再利用/再回收/再生产。6、测量工厂级别和公司层面的测量集成：测量方面应慎重选择，抽样必需经过统计优化，以满足基于拥有者本钱的工艺掌握〔costofownership,CoO〕。〔三〕长期挑战〔20212028年〕：性能提升1、非典型互补金属氧化物半导体通道材料的实现为高度微缩的金属氧化物半导体场效应晶体管〔MOSFETs〕供给足够的驱动电流，具备增加热速度和在源端注入的准弹道操作似乎是必要的。因此，高速传输通道材料，如III-V族化合物或硅基质上的锗元素窄通道，甚至半导体纳米线、碳纳米管、石墨烯或其它材料都将有待开发。非典型互补金属氧化物半导体〔CMOS〕器件需要物理上或功能上地集成在一个CMOS平台上。这种集成要求外来半导体在硅基底上外延生长，这富有挑战性。抱负的材料或器件性能必需在通过高温顺腐蚀性化学加工后仍能维持。在技术开发的早期，牢靠性问题就应被确立并解决。2、识别、选择和存储构造的实现〔NVM〕如在可承受的生产率和性能条件下，对单片集成电路进展垂直堆叠单元排列。对动态随机储存器〔DRAM〕的微缩难度〔equivalentoxidethickness,EOT〕和实现格外低的漏损电流和能耗。全部的非易失性存储器〔NVM〕现存形式面临基于材料特性的限制,成功与否将取决于能否查找和开发替代材料或者开发替代的技术。3、正在从典型规格通过格外规方法向等效微缩和功能多样性转变线材边缘粗糙度，槽深和剖面，通过时侧壁粗糙度，蚀刻偏差，清洗引起的变薄，化学机械抛光〔CMP〕作用，多孔低电介质与侧壁孔洞的穿插，势垒粗糙度，铜外表粗糙度都会对铜线中电子散射产生不利影响，导致电阻率增加。结合材料的多层堆叠，特征尺寸减小和模式相关工艺，替代存储器件的使用，光学和射频互连，仍将迎来挑战。蚀刻、清洗、装填高纵横比的构造，尤其是低介电金属双镶嵌构造和纳米级尺寸的动态随机存取存储器方面也将存在巨大的挑战。用来制造构造的材料和工艺融合形成了集成的简单性,堆叠层数的提高加剧了形变场效应,颖或有效器件可以被