微电子学概论Cha课件

微电子学概论?Cha(1)本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！微电子学概论?Cha(1)本课件PPT仅供大家学习使1集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。VLSI设计者可以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺根底知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。由于系统芯片SOC〔SystemOnChip〕的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。学习工艺的必要性集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件2集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求包括功能设计、逻辑设计、电路设计、掩膜幅员设计、计算机仿真〔后面章节讨论〕。集成电路设计与制造的主要流程框架芯片检测单晶、外延材料芯片制3集成电路的设计过程：

设计创意+仿真验证集成电路芯片设计过程框架From吉利久教授是功能要求行为设计（VHDL）行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff—设计业—集成电路的设计过程：集成电路芯片设计过程框架From吉利久4—制造业—芯片制造过程

AA—制造业—芯片制造过程

AA5直拉单晶硅直拉单晶硅6由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻7微电子学概论》Cha课件8集成电路芯片的显微照片集成电路芯片的显微照片9集成电路的内部单元(俯视图)集成电路的内部单元(俯视图)10N沟道MOS晶体管N沟道MOS晶体管11CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的12微电子学概论》Cha课件134.1集成电路制造工艺图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜：制作各种材料的薄膜4.1集成电路制造工艺图形转换：将设计在掩膜版(类似于照14一、图形转换：光刻光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。光刻胶是对光、电子束或者x线等敏感，具有在显影液中溶解性变化的性质，同时具有耐腐蚀性的材料。光刻胶有正型和负型两种。正型光刻胶受紫外线照射，其感光的局部发生光分解反响溶于显影液，末感光的局部显影后仍然留在基片的外表。与此相反，负型光刻胶的未感光的局部溶于显影液中，而感光局部显影后仍留在基片外表。光刻胶受到特定波长光线的作用后，导致其化学构造发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶：分辨率差，适于加工线宽≥3m的线条一、图形转换：光刻光刻三要素：光刻胶、掩膜版和光刻机15正胶：曝光后可溶负胶：曝光后不可溶光刻工艺流程示意图正胶：曝光后可溶光刻工艺流程示意图16光刻工艺〔Photolithography)—将电路图形转移到晶片上Design=>Mask〔掩膜〕=>Wafer〔晶片〕光刻工艺〔Photolithography)Design17光刻需要的掩模CMOS电路幅员和断面构造幅员Layout掩模MaskCMOS工艺中使用的掩模〔与左图对应〕光刻需要的掩模CMOS电路幅员和断面构造幅员Layout掩18IC由不同层次的材料组成的。每一层上的图形各不一样。在每一层上形成不同图形的过程叫光刻。幅员由代表不同类型“层〞的多边形组成。在IC工艺中制作每一层时，都需要用掩模板来确定在什么位置进展掺杂、腐蚀、氧化等。光刻是定域半导体面积的一种手段。在此确定的面积上，进展工艺加工。光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与Mask上完全对应的几何图形，从而实现选择性掺杂、腐蚀、氧化等目的。IC由不同层次的材料组成的。每一层上的图形各不一样。在每一层19光刻工序：光刻胶的涂覆→爆光→显影→刻蚀→去胶光刻的根本要素是掩模板和光刻胶。光刻工序：光刻胶的涂覆→爆光→显影→刻蚀→去胶光刻的根本要素20三种光刻方式三种光刻方式21二、几种常见的光刻方法接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25

m)，可以大大减小掩膜版的损伤，分辨率较低投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式二、几种常见的光刻方法22三、超细线条光刻技术甚远紫外线(EUV)电子束光刻X射线离子束光刻三、超细线条光刻技术23经过光刻后在光刻胶上得到的图形并不是器件的最终组成局部，光刻只是在光刻胶上形成临时图形。为了得到集成电路真正需要的图形，必须将光刻胶上的图形转移到硅片上。完成这种图形转换的方法之一就是将未被光刻胶掩蔽的局部通过选择性腐蚀去掉。常用的腐蚀方法分为湿法刻蚀和干法刻蚀经过光刻后在光刻胶上得到的图形并不是器24四、刻蚀技术湿法刻蚀：利用液态化学试剂或溶液通过化学反响进展刻蚀的方法干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反响或通过轰击等物理作用而到达刻蚀的目的四、刻蚀技术湿法刻蚀：利用液态化学试剂或溶液通过化学反响进展251.湿法腐蚀：利用液态化学试剂或溶液通过化学反响进展刻蚀的方法，用在线条较大的IC(≥3mm)；优点：选择性好；重复性好；生产效率高；设备简单；本钱低；缺点：钻蚀严重；对图形的控制性差；广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀；1.湿法腐蚀：262.干法刻蚀主要有溅射与离子束刻蚀、等离子刻蚀、反响离子刻蚀等。溅射与离子束刻蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差等离子刻蚀(PlasmaEtching)：利用放电产生的游离基与材料发生化学反响，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差反响离子刻蚀(ReactiveIonEtching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反响双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反响或通过轰击等物理作用而到达刻蚀的目的。优点：各项异性好，可以高保真的转移光刻图形；2.干法刻蚀主要有溅射与离子束刻蚀、等离子刻蚀、反响离子刻274.2扩散与离子注入掺杂：将需要的杂质掺入特定的半导体区域中，以到达改变半导体电学性质，形成PN结、电阻、欧姆接触磷(P)、砷(As)——N型硅硼(B)——P型硅掺杂工艺：扩散、离子注入4.2扩散与离子注入掺杂：将需要的杂质掺入特定的半导体区28一.扩散扩散法〔diffusion〕是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。有以下两种扩散方式：替位式扩散：杂质离子占据硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的温度(950～1280℃)下进展磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：杂质离子位于晶格间隙：Na、K、Fe、Cu、Au等元素扩散系数要比替位式扩散大6～7个数量级对于杂质扩散，除了纵向扩散〔向垂直硅外表方向扩散〕外，还有横向扩散〔向侧面扩散〕。一.扩散扩散法〔diffusion〕是将29杂质横向扩散示意图立体示意图剖面图由于横向扩散，实际的扩散区宽度将大于氧化层掩蔽窗口的尺寸，对制作小尺寸器件不利扩散方法主要有：固态源扩散、液态源扩散和气态源扩散横向扩散使扩散区的四个角为球面状，引起电场在该处集中，导致pn结击穿电压降低。杂质横向扩散示意图立体示意图剖面图由于横向扩散，实际的扩散区30掺杂层的横向扩展掺杂层的横向扩展31固态源扩散：如B2O3、P2O5、BN等利用固态源进展扩散的装置示意图固态源扩散：如B2O3、P2O5、BN等利用固态源进展扩散的32利用液态源进展扩散的装置示意图利用液态源进展扩散的装置示意图33二.离子注入离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定.〔需要进展退火处理〕.。离子注入的主要特点：掺杂的均匀性好温度低：小于600℃，可防止高温过程引起的缺陷。可以准确控制杂质分布可以注入各种各样的元素横向扩展比扩散要小得多。〔接近垂直射入衬底〕可以对化合物半导体进展掺杂。〔化合物半导体材料经过高温过程后，组分可能发生变化，因此无法采用高温扩散工艺进展掺杂〕离子注入目前已成为集成电路工艺中主要的杂质掺杂技术二.离子注入离子注入：将具有很高能量的杂质离子射入半导体衬34离子注入系统的原理示意图离子注入系统主要包括：离子源〔产生注入离子〕、磁分析器〔筛选出需要的杂质离子〕、加速管、聚焦和扫描系统、靶室和后台处理系统。离子注入系统的原理示意图离子注入系统主要包括：离子源〔产生注35离子注入到无定形靶中的高斯分布情况离子注入到无定形靶中的高斯分布情况36离子注入原理：高能离子射入靶〔衬底〕后，不断与衬底中的原子核以及核外电子碰撞，能量逐步损失，最后停顿下来。每个离子停顿下来的位置是随机的，大局部将不在晶格上。

离子注入原理：高能离子射入靶〔衬底〕后，不断与衬底中37三.退火退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进展的热处理过程都可以称为退火。退火作用：激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用；消除晶格损伤引起的晶体缺陷；退火方式：炉退火：在扩散炉中升温然后降温；时间太长，使杂质分布发生显著改变，引起横向扩散；快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)；可在很短时间(10-8~102s)消除缺陷，激活杂质，完成退火。三.退火退火：也叫热处理，集成电路工艺中所有的在氮气384.3氧化工艺氧化：制备SiO2层SiO2的性质及其作用SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反响4.3氧化工艺氧化：制备SiO2层39一.氧化硅层的主要作用在MOS电路中作为MOS器件的绝缘栅介质，器件的组成局部扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料作为对器件和电路进展钝化的钝化层材料一.氧化硅层的主要作用在MOS电路中作为MOS器件的绝缘栅40二.SiO2的制备方法热氧化法干氧氧化水蒸汽氧化湿氧氧化干氧－湿氧－干氧(简称干湿干)氧化法氢氧合成氧化化学气相淀积法热分解淀积法溅射法Si(固体)+O2

SiO2

Si+2H2O

SiO2+2H2

二.SiO2的制备方法热氧化法Si(固体)+O241进展干氧和湿氧氧化的氧化炉示意图进展干氧和湿氧氧化的氧化炉示意图42化学汽相淀积(CVD)化学汽相淀积(ChemicalVaporDeposition)：通过气态物质的化学反响在衬底上淀积一层薄膜材料的过程CVD技术特点：具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等化学汽相淀积(CVD)化学汽相淀积(ChemicalVap43化学汽相淀积(CVD)常压化学汽相淀积(APCVD)低压化学汽相淀积(LPCVD)等离子增强化学汽相淀积(PECVD)化学汽相淀积(CVD)常压化学汽相淀积(APCVD)44常压化学汽相淀积(APCVD)反响器的构造示意图常压化学汽相淀积(APCVD)反响器的构造示意图45低压化学汽相淀积(LPCVD)反响器的构造示意图这种反响器的最大特点是薄膜厚度的均匀性非常好,装片量大,但淀积速度慢.低压化学汽相淀积(LPCVD)反响器的构造示意图46平行板型PECVD反响器的构造示意图(这种反响器的最大优点是淀积温度低)平行板型PECVD反响器的构造示意图47化学汽相淀积(CVD)单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源低温CVD氧化层：低于500℃中等温度淀积：500～800℃高温淀积：900℃左右SiCl4+2H2

Si+4HCl化学汽相淀积(CVD)单晶硅的化学汽相淀积(外延)：一般地，48化学汽相淀积(CVD)多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。氮化硅的化学汽相淀积：中等温度(780～820℃)的LPCVD或低温(300℃)PECVD方法淀积化学汽相淀积(CVD)多晶硅的化学汽相淀积：利用多晶硅替代金49物理气相淀积(PVD)蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属外表的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上物理气相淀积(PVD)蒸发：在真空系统中，金属原子获得足够的50蒸发原理图蒸发原理图51集成电路工艺图形转换：光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：干法刻蚀、湿发刻蚀掺杂：离子注入退火扩散制膜：氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射集成电路工艺图形转换：52作业集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用简述光刻的工艺过程作业集成电路工艺主要分为哪几大类，每一类中534.4CMOS集成电路制造工艺4.4CMOS集成电路制造工艺54微电子学概论》Cha课件551、形成N阱〔见图a〕初始氧化淀积氮化硅层光刻1版，定义出N阱反响离子刻蚀氮化硅层N阱离子注入，注磷双阱CMOS工艺制作CMOS反相器的工艺流程图如下：〔磷+砷〕〔N阱光刻〕〔N阱磷注入+砷注入〕〔a〕1、形成N阱〔见图a〕双阱CMOS工艺制作CMOS反相器的工562、形成P阱〔见图b，c〕在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化去掉光刻胶及氮化硅层P阱离子注入，注硼〔硼〕〔氧化层〕〔N阱氧化〕〔第一次p阱硼注入〕〔b〕2、形成P阱〔见图b，c〕〔硼〕〔氧化层〕〔N阱氧化〕〔第一573、推阱退火驱入去掉N阱区的氧化层〔阱推进〕〔第二次和第三次p阱硼注入〕〔c〕3、推阱〔阱推进〕〔第二次和第三次p阱硼注入〕〔c〕584、形成场隔离区〔见图d〕生长一层薄氧化层淀积一层氮化硅光刻场隔离区，非隔离区被光刻胶保护起来反响离子刻蚀氮化硅场区离子注入热生长厚的场氧化层去掉氮化硅层5、形成多晶硅栅〔见图d，e〕生长栅氧化层淀积多晶硅光刻多晶硅栅刻蚀多晶硅栅多晶硅栅〔d〕场氧生长栅氧多晶硅淀积多晶硅刻蚀4、形成场隔离区〔见图d〕5、形成多晶硅栅〔见图d，e〕多596、形成硅化物淀积氧化层反响离子刻蚀氧化层，形成侧壁氧化层淀积难熔金属Ti或Co等低温退火，形成C-47相的TiSi2或CoSi去掉氧化层上的没有发生化学反响的Ti或Co高温退火，形成低阻稳定的TiSi2或CoSi2〔e〕侧墙选择n注入选择p注入源/漏杂质激活自对准硅化物6、形成硅化物〔e〕侧墙607、形成N管源漏区光刻，利用光刻胶将PMOS区保护起来离子注入磷或砷，形成N管源漏区8、形成P管源漏区〔见图e〕光刻，利用光刻胶将NMOS区保护起来离子注入硼，形成P管源漏区7、形成N管源漏区619、形成接触孔〔见图f〕化学气相淀积磷硅玻璃层退火和致密光刻接触孔版反响离子刻蚀磷硅玻璃，形成接触孔〔f〕介质I平坦化：淀积氧化层氧化层回流光刻、刻蚀9、形成接触孔〔见图f〕〔f〕介质I平坦化：6210、形成第一层金属〔见图g，h〕淀积金属钨(W)，形成钨塞〔g〕溅射TiWLPCVD钨刻蚀钨〔W塞〕〔g〕溅射TiW〔W塞〕6311、形成第一层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第一层金属版，定义出连线图形反响离子刻蚀金属层，形成互连图形〔h〕溅射Tiw淀积Al〔0.5%Cu)形成金属I11、形成第一层金属〔h〕溅射Tiw6412、形成穿通接触孔〔见图i〕化学气相淀积PETEOS通过化学机械抛光进展平坦化光刻穿通接触孔版反响离子刻蚀绝缘层，形成穿通接触孔13、形成第二层金属〔见图i〕淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第二层金属版，定义出连线图形反响离子刻蚀，形成第二层金属互连图形〔i〕淀积氧化层刻蚀穿通孔形成金属II12、形成穿通接触孔〔见图i〕〔i〕淀积氧化层6514、合金15、形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻钝化版刻蚀氮化硅，形成钝化图形16、测试、封装，完成集成电路的制造工艺CMOS集成电路一般采用(100)晶向的硅材料〔过程见CMOS〕14、合金66AAAA674.5双极集成电路制造工艺双极集成电路最主要的应用领域是模拟和超高速集成电路,集成电路中晶体管的所有电极都必须制作在芯片的外表。在现代集成电路工艺中广泛采用的是厚场氧化层隔离方法和先进的沟槽隔离方法。4.5双极集成电路制造工艺双极集成电路最主要的应用领域是68采用厚氧化层隔离技术的npn晶体管的截面图采用厚氧化层隔离技术的npn晶体管的截面图69制作埋层〔如图a〕：主要作用是减少集电极的串联电阻。初始氧化，热生长厚度约为500～1000nm的氧化层光刻1#版(埋层版)，利用反响离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶进展大剂量As+注入并退火，形成n+埋层双极集成电路工艺〔a〕制作埋层〔如图a〕：主要作用是减少集电极的串联电阻。双极集成70生长n型外延层〔如图b〕利用HF腐蚀掉硅片外表的氧化层将硅片放入外延炉中进展外延，外延层的厚度和掺杂浓度一般由器件的用途决定〔b〕生长n型外延层〔如图b〕〔b〕71形成横向氧化物隔离区〔如图c，d，e〕热生长一层薄氧化层，厚度约50nm淀积一层氮化硅，厚度约100nm光刻2#版(场区隔离版〕〔C〕形成横向氧化物隔离区〔如图c，d，e〕〔C〕72形成横向氧化物隔离区利用反响离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉进展硼离子注入〔d〕形成横向氧化物隔离区〔d〕73形成横向氧化物隔离区去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区去掉氮化硅层〔e〕形成横向氧化物隔离区〔e〕74形成基区〔如图f〕光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区基区离子注入硼〔f〕形成基区〔如图f〕〔f〕75形成接触孔〔如图g〕：光刻4#版(基区接触孔版)进展大剂量硼离子注入刻蚀掉接触孔中的氧化层〔g〕形成接触孔〔如图g〕：〔g〕76形成基极接触〔如图h〕光刻5#版(基区接触孔版)进展大剂量硼离子注入形成基极接触〔如图h〕77

形成发射区和集电极接触〔如图i〕光刻6#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔进展低能量、高剂量的砷离子注入，形成发射区和集电区〔i〕形成发射区和集电极接触〔如图i〕〔i〕78金属化〔如图j〕淀积金属，一般是铝或Al-Si、Pt-Si合金等光刻7#版(连线版)，形成金属互连线合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻8#版(钝化版)刻蚀氮化硅，形成钝化图形测试、封装、完成集成电路的制造工艺金属化〔如图j〕794.6接触与互连Al是目前集成电路工艺中最常用的金属互连材料但Al连线也存在一些比较严重的问题电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题IBM、Motorola等已经开发成功目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加4.6接触与互连Al是目前集成电路工艺中最常用的金属互连80几个概念场区有源区栅构造材料Al-二氧化硅构造多晶硅-二氧化硅构造难熔金属硅化物/多晶硅-二氧化硅构造几个概念814.7隔离技术在集成电路中要把晶体管在电学上隔离开，目前常用的隔离技术主要有：PN结隔离等平面氧化层隔离绝缘介质隔离沟槽隔离4.7隔离技术在集成电路中要把晶体管在电学上隔离开82标准隐埋集电极隔离工艺〔简称SBC〕，见上图。首先在p型硅衬底上利用扩散技术形成n+埋层，再外延n型硅层，然后进展隔离扩散直通衬底的p型区，从而将外延层分割成一个一个孤立的n型区，不同n型区之间靠反向偏置的pn结隔离。缺点：隔离区较宽，限制了集成密度的提高；寄生电容较大，使电路速度受到限制；目前少用这种隔离构造。标准隐埋集电极隔离工艺〔简称SBC〕，见上图。首先在p型硅衬83介质隔离的工艺流程优点：隔离效果好。缺点：研磨反面时要求准确的机械定位。在硅片上热生长一层氧化硅并进展光刻利用氧化层作为掩蔽进展各向异性腐蚀，刻出V形槽去掉掩蔽氧化层后，热生长一层厚度为1微米的氧化层该氧化层即为单晶硅和随后淀积的多晶硅之间的介质隔离层研磨硅片反面的单晶硅，直至磨出单晶硅岛为止在这些硅岛内可制作各种类型的器件介质隔离的工艺流程在硅片上热生长一层氧化硅并进展光刻利用氧化84