第八章++可编程逻辑器件课件

第8章可编程逻辑器件可编程逻辑器件概述可编程逻辑器件可编程器件的分析与设计其它的可编程逻辑器件小结第8章可编程逻辑器件一.可编程逻辑器件概述大规模集成电路的分类和发展:

通用型:如:存储器,微处理器,单片计算机等专用型:ASIC(ApplicationSpecificIntegratedCircuit)可编程逻辑器件分类:

*按集成度分类

*按结构分类

*按编程工艺分类

*按集成度和结构的复杂度分类可编程逻辑器件的一般开发步骤一.可编程逻辑器件概述大规模集成电路的分类和发展:可编程逻辑器件（PLD,ProgrammableLogicevice）一、PLD的基本特点数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的数字系统可编程逻辑器件（PLD,ProgrammableLogi二、PLD的发展和分类

PROM是最早的PLDPAL可编程逻辑阵列FPLA现场可编程阵列逻辑GAL通用阵列逻辑EPLD可擦除的可编程逻辑器件FPGA现场可编程门阵列ISP-PLD在系统可编程的PLD二、PLD的发展和分类可编程逻辑器件概述_集成度按集成度分类:

*低密度可编程逻辑器件(LDPLD)

单片密度<1000门

一般采用:与或阵列,单一区块

8-16个左右的输入/输出引脚芯片封装为20-28个引脚

*高密度可编程逻辑器件(HDPLD)

通常采用:与或阵列/查表门阵列,多区块

36个以上的输入/输出引脚芯片封装为44脚以上一般有:PROM,PLA,PAL,GAL为低密度可编程逻辑器件

EPLD,CPLD,FPGA为高密度可编程逻辑器件

(GAL22V10_集成度为500-700门__为分水岭)可编程逻辑器件概述_集成度按集成度分类:可编程逻辑器件概述_结构按结构分类:*PROM,EPROM,EPROM*可编程逻辑阵列PLA——与或阵列可编程*可编程阵列逻辑PAL——与阵列可编程,输出具有多种结构*通用阵列逻辑GAL——输出采用逻辑宏单元(OLMC)*可擦除可编程逻辑器件EPLD——基本逻辑单元是宏单元.宏单元由可编程的与或阵列,可编程寄存器和可编程I/O组成*复杂可编程逻辑器件CPLD——含可编程逻辑宏单元,可编程I/O单元,可编程的内部连线等

*现场可编程门阵列FPGA——含可编程逻辑功能块CLB,可编程I/O模块IOB,可编程内部互连PI可编程逻辑器件概述_结构按结构分类:可编程逻辑器件概述_编程工艺按编程工艺分类

*溶丝和反溶丝编程器件溶丝__编程时在不需要连接处将溶丝溶断反溶丝__在需要连接处加编程电压,逆溶丝又高阻抗变为低阻抗,实现两点连接.

*紫外线擦除的可编程器件采用浮栅管:雪崩注入MOS管(FAMOS)

叠栅注入MOS管(SIMOS)

*电可擦除的可编程器件

*SRAM编程方式的器件

可编程逻辑器件概述_编程工艺按编程工艺分类可编程逻辑器件概述_集成度和结构复杂度

*简单可编程逻辑器件SPLD

小规模可编程ASIC

基本特点:可编程的与阵列,不可编程的或阵列输出逻辑宏单元(OLMC),输入输出逻辑单元IOC(集成度<PALCE22V10或GAL22V10的PLD)

*复杂可编程逻辑器件CPLD

中规模可编程ASIC

基本特点:更大的与阵列和的或阵列增加宏单元,触发器和布线资源多位计数器,网络适配器,总线控制器等

(集成度达2万等效的PLD门电路,寄存器达480个,宏单元320个)

*现场可编程门阵列FPGA

复杂可编程ASIC

基本特点:可设计复杂算法的逻辑单元和信号处理单元运算器,乘法器,数字滤波器,二维卷积器等可编程逻辑器件概述_集成度和结构复杂度*简单可编程逻辑器可编程逻辑器件的一般开发步骤

*设计输入

*功能模拟

*逻辑分割*布局和布线

*时间模拟

*写入下载数据

应用电子系统的硬件描述语言，把电子系统设计，仿真综合和测试联系起来使用的硬件描述语言HDL—VHDL/Verilog_HDL/ABEL_HDL对所设计的电路进行功能验证各单元模块的输入输出的设置，使能端，悬空，驱动等将复杂电路分解成若干子逻辑功能将逻辑电路布置在与所选用的实际芯片相同的虚拟芯片上对所设计的系统进行延迟特性和竞争冒险的测试仿真测试后，选用在系统编程或编程器下栽数据到芯片中可编程逻辑器件的一般开发步骤*设计输入应用电子系统的硬件二.可编程逻辑器件可编程逻辑器件PLD(ProgrammableLogicvice):

特点:

(1)集成度高、高性能、高可靠度;(2)具有灵活的可编程可擦除性。可编程逻辑器件的组成和特点可编程逻辑器件的表示现场可编程逻辑阵列FPLA可编程逻辑器件(PAL)通用可编程逻辑阵列GAL二.可编程逻辑器件可编程逻辑器件PLD(Programma可编程逻辑器件的组成和特点基本结构：

主要分类和结构特点：其中：

*PROM—可编程ROM*PLA—可编程逻辑阵列

*PAL—可编程阵列逻辑*GAL—通用阵列逻辑返回与阵列或阵列，输入/输出电路，反馈及控制电路可编程逻辑器件的组成和特点基本结构：返回与阵列或阵列可编程逻辑器件的一般表示节点连接画法:门电路的简化表示：返回可编程逻辑器件的一般表示节点连接画法:返回现场可编程逻辑阵列(FPLA)基本电路结构返回特点:可编程的’与’阵列+可编程的’或’阵列+三态输出缓冲器FPLA的规格表示

输入变量×

与阵列的输出×

或阵列的输出带异或门的输出结构

现场可编程逻辑阵列(FPLA)基本电路结构返回特点:可编FPLA中的——带异或门的输出结构带异或门的输出结构返回特点:XOR=0Y输出与S同相

XOR=1Y输出与S反相FPLA中的——带异或门的输出结构带异或门的输出结构返回特点可编程逻辑器件(PAL)基本电路结构PAL的几种输出结构

*

专用输出结构

*

异步I/O输出结构

*

寄存器输出结构

*带异或门的输出结构

*

运算选通输出结构返回可编程逻辑器件(PAL)基本电路结构返回可编程逻辑器件(PAL)的基本电路结构结构图返回特点:

可编程的’与’阵列;固定’或’阵列;互补的输入可编程逻辑器件(PAL)的基本电路结构结构图返回特点:可编PAL中的——专用输出结构专用输出结构返回特点:可编程的与阵列;具有互补输出PAL中的——专用输出结构专用输出结构返回特点:可编程PAL中的——异步I/O输出结构异步I/O输出结构返回特点:可编程的输入、输出端

——由三态缓冲器的使能端控制.可将输出作输入用。

具有互补的反馈输入——到与阵列PAL中的——异步I/O输出结构异步I/O输出结构返回特点:PAL中的——寄存器输出结构寄存器输出结构返回特点:含寄存器、输出缓冲器、具有互补的反馈输入可组成各种时序逻辑电路PAL中的——寄存器输出结构寄存器输出结构返回特点:含寄存PAL中的——带异或门的输出结构带异或门的输出结构返回特点:含异或门、寄存器、输出缓冲器具有互补的反馈输入——到与阵列PAL中的——带异或门的输出结构带异或门的输出结构返回特点:PAL中的——运算选通反馈结构运算选通反馈结构返回特点:反馈通路可选通四种逻辑运算通过编程可产生16种算术、逻辑运算（见P397）PAL中的——运算选通反馈结构运算选通反馈结构返回特点:反馈通用可编程逻辑阵列GAL特点：

可编程“与”阵列+固定“或”阵列+可编程输出电路

OLMC（逻辑宏单元）

优点：

*

采用E2PROM工艺，可反复电擦写

*

输出电路宏单元OLMC，可通过编程选择输出结构（寄存器型输出；组合型I/O输出；互补输出极性_高电平有效/低电平有效）GAL16V8的逻辑图GAL输出逻辑宏单元GAL工作模式（P407表8.4.3)返回通用可编程逻辑阵列GAL特点：返回GAL16V8逻辑图内部逻辑框图:(P403图8.4.1)电路组成及特点返回GAL16V8逻辑图内部逻辑框图:(P403图8.4.1GAL16V8电路组成及特点组成：(P403图8.4.1)*输入：带缓冲器的8个(互补)输入端与阵列：变量为16个（含8个带互补的反馈输入）或阵列：8或门/每一输出共64行*8个输出宏单元+输出三态控制端+8个互补反馈输入*系统时钟：接输出宏单元的D触发器时钟端，实现同步控制。*与阵列有64条行输入线,32条列输入线,分为8个阵列块

其中：偶数号列输入线与各缓冲器的原变量输出端相接奇数号列输入线与各缓冲器的反变量输出端相接行线是与门的输入线，列线是输入信号的提供线

*8个OLMC的内部结构相同。

*输入/输出引脚

16个输入引脚:其中_8个专用输入引脚，另有6+2个引脚可通过编程作为输入引脚

8个输出引脚返回GAL16V8电路组成及特点组成：(P403图8.4.1)输出逻辑宏单元（OLMC）结构及组成:

或门、1个D触发器

4个数据选择器、控制电路返回*2选1数据选择器O-MUX

输出缓冲器（I/O）寄存器*2选1数据选择器PT-MUX

第1乘积项（加入/不加入或项）*4选1数据选择器TS-MUX

输出缓冲器工作状态的选择*8选1数据选择器F-MUX

控制选择信号为反馈输入G2=0G2=1G1=1/0AC0/AC1AC0AC1(n)AC(m)功能模块或门D触发器数据选择器*异或门控制的同相和反相输出*输入输出I/O结构输出逻辑宏单元（OLMC）结构及组成:返回*2选1数据选OLMC的结构控制字和工作模式结构控制字：返回工作模式：

五种工作模式:

输入,组合输出,反馈组合输出时序电路中的组合输出,寄存器输出其中:输出极性__控制字中的XOR控制选择

XOR(n)=0输出低电平有效

XOR(n)=1输出高电平有效工作模式的选择：由SYN,AC0,AC1(8)（P423表8.4.3)

其中:SYN=0为时序电路模式

SYN=1为组合电路模式PT63～PT32PT31～PT012～1512～1916～19OLMC的结构控制字和工作模式结构控制字：返回工作模式：PT三.可编程逻辑器件的分析与应用可编程逻辑器件的分析用PLA/PAL设计逻辑函数三.可编程逻辑器件的分析与应用可编程逻辑器件的分析可编程逻辑器件的应用例题1:用PAL实现下列逻辑函数例题2:分别用ROM、PLA和PAL实现逻辑函数例题3:用PAL设计一个2位二进制乘法器例题4:用PAL设计一个五进制加法计数器返回可编程逻辑器件的应用例题1:用PAL实现下列逻辑函数返回可编程逻辑器件—例1例题1:用PLA实现多输出函数解：*整理函数得：*

由表达式画逻辑图可编程逻辑器件—例1例题1:用PLA实现多输出函数解：*整理可编程逻辑器件—例1（续）解：*整理函数得：

*

由表达式画逻辑图（选有4输入端，4输出端，每个输出有2个乘积项（或项）的PAL）返回可编程逻辑器件—例1（续）解：*整理函数得：返回可编程逻辑器件—例2例题2:分别用ROM、PLA和PAL实现逻辑函数*选择存储容量:8X2的ROM*

由表达式画逻辑图解:(1)用ROM设计

*整理函数得：可编程逻辑器件—例2例题2:分别用ROM、PLA和PAL实现可编程逻辑器件—例2(续)解:(1)用ROM设计

*整理函数得：

*画电路连接图

(2)用PLA设计(3)用PAL设计可编程逻辑器件—例2(续)解:(1)用ROM设计(2)可编程逻辑器件—例2_用PLA设计解:(2)用PLA设计

*整理函数得：

*对与阵列编程,对或阵列编程

*画电路连接图

可编程逻辑器件—例2_用PLA设计解:(2)用PLA设计可编程逻辑器件—例2_用PAL设计解:(3)用PAL设计

*整理函数得：

*选择最少3与项的输出

*画电路连接图

可编程逻辑器件—例2_用PAL设计解:(3)用PAL设计可编程逻辑器件—例3例题3:用PAL设计一个2位二进制乘法器解：*列真值表*卡诺图-化简*写表达式：可编程逻辑器件—例3例题3:用PAL设计一个2位二进制乘法器可编程逻辑器件—例3（续）例题3:用PAL设计一个2位二进制乘法器解：*写表达式*画（PAL）电路连接图(略)可编程逻辑器件—例3（续）例题3:用PAL设计一个2位二进制可编程逻辑器件—例4例题4:用PAL设计一个五进制加法计数器解：*根据时序逻辑电路的设计方法得状态方程为：*

由表达式画逻辑图(选至少含3个触发器的PAL）可编程逻辑器件—例4例题4:用PAL设计一个五进制加法计数器8.5可擦除的可编程逻辑阵列EPLD一、结构特点相当于“与-或”阵列（PAL）+OLMC二、采用EPROM工艺集成度提高8.5可擦除的可编程逻辑阵列EPLD一、结构特点8.6复杂的可编程逻辑阵列（CPLD）一、结构特点

若干个GAL的功能模块实现互连的开关矩阵在系统可编程isp-PLD二、采用E2CMOS工艺

集成度提高

8.6复杂的可编程逻辑阵列（CPLD）一、结构特点8.6复杂的可编程逻辑阵列（CPLD）——续一、isp-PLD（ispLSI1032）结构特点

32个通用逻辑模块（GLB）,64个输入/输出单元（IOC），可编程的内部连线区，编程控制电路8.6复杂的可编程逻辑阵列（CPLD）——续一、isp-P8.7现场可编程门阵列FPGA一、基本结构1.IOB2.CLB3.互连资源4.SRAM8.7现场可编程门阵列FPGA一、基本结构1.IOB1.IOB输入输出模块：输出三态缓冲器，触发器，2个数据选择器，输入缓冲器。可以设置为输入/输出；输入时可设置为：同步（经触发器）、异步（不经触发器）1.IOB输入输出模块：输出三态缓冲器，触发器，2个数据选2.CLB可编程逻辑模块：含组合电路和触发器，可构成小型时序电路将许多CLB组合起来，可形成大系统2.CLB可编程逻辑模块：含组合电路和触发器，可构成小型时3.互连资源3.互连资源8.9PLD的编程以上各种PLD均需离线进行编程操作，使用开发系统一、开发系统硬件：计算机+编程器软件：开发环境（软件平台）

VHDL,Verilog

真值表,方程式,电路逻辑图（Schemati