数字电子技术第二章门电路

数字电子技术第二章门电路第1页，课件共40页，创作于2023年2月一、门电路的概念实现基本逻辑运算和常用复合逻辑运算的电子电路与或非与非或非异或与或非概述与门或门非门与非门或非门异或门与或非门第2页，课件共40页，创作于2023年2月二、逻辑变量与两状态开关低电平高电平断开闭合高电平3V低电平0V二值逻辑:所有逻辑变量只有两种取值(1或0)。数字电路:通过电子开关S的两种状态(开或关)获得高、低电平，用来表示1或0。3V3V逻辑状态1001S可由二极管、三极管或MOS管实现第3页，课件共40页，创作于2023年2月三、高、低电平与正、负逻辑负逻辑正逻辑0V5V2.4V0.8V高电平和低电平是两个不同的可以截然区别开来的电压范围。010V5V2.4V0.8V10第4页，课件共40页，创作于2023年2月四、分立元件门电路和集成门电路①

分立元件门电路：用分立的元器件和导线连接起来构成的门电路。②

集成门电路：把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。常用：CMOS和

TTL

集成门电路第5页，课件共40页，创作于2023年2月五、数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数小规模集成电路SSI(SmallScaleIntegration)<10门/片或<100元器件/片中规模集成电路MSI(MediumScaleIntegration)10~99门/片或100~999元器件/片大规模集成电路LSI

(LargeScaleIntegration)

100~9999门/片或1000~99999元器件/片超大规模集成电路VLSI(VeryLargeScaleIntegration)>10000门/片或>100000元器件/片第6页，课件共40页，创作于2023年2月uYuAuBR0D2D1+VCC+10V2.2分立元器件门电路2.2.1二极管与门和或门一、二极管与门3V0V符号:与门（ANDgate)ABY&0V0VUD=0.7V0V3V3V0V3V3V真值表ABY000110110001Y=AB电压关系表uA/VuB/VuY/VD1D200033033导通导通0.7导通截止0.7截止导通0.7导通导通3.7第7页，课件共40页，创作于2023年2月二、二极管或门uY/V3V0V符号:或门（ORgate)ABY≥10V0VUD=0.7V0V3V3V0V3V3VuYuAuBROD2D1-VSS-10V真值表ABY000110110111电压关系表uA/VuB/VD1D200033033导通导通-0.7截止导通2.3导通截止2.3导通导通2.3Y=A+B第8页，课件共40页，创作于2023年2月一、半导体三极管非门T截止T导通2.2.2三极管非门（反相器）饱和导通条件:+VCC+5V1kRcRbT+-+-uIuO4.3kβ

=30iBiCT饱和因为所以第9页，课件共40页，创作于2023年2月电压关系表uI/VuO/V0550.3真值表0110AY符号函数式+VCC+5V1kRcRbT+-+-uIuO4.3kβ

=30iBiC三极管非门:AY1AY第10页，课件共40页，创作于2023年2月2.4TTL集成门电路（Transistor—TransistorLogic）第11页，课件共40页，创作于2023年2月2.4.1TTL反相器一、电路组成及工作原理+VCC(5V)R1uIuo4kAD1T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1—保护二极管防止输入电压过低。当uI<-0.5~-0.7V时，D1导通，uI被钳制在-0.5~-0.7V，不可能继续下降。1.电路组成因为D1只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。第12页，课件共40页，创作于2023年2月2.工作原理+VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130Y0VT1的基极电压无法使T2和T4的发射结导通T1深度饱和T2、T4截止，iC1=0RL拉电流T3、D

导通0V3.6V0V0.7V0V负载的等效电阻iC15V因为所以则①第13页，课件共40页，创作于2023年2月+VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130Y2.工作原理ebc因为:uE>uB>uC，即发射结反偏集电结正偏iii=βiib=(1+βi)ib4.3Vce3.6V1.4V0.7V2.1V②T1倒置放大状态T2饱和，T3、D均截止T4饱和导通uO=UCES4≤0.3V1V0.3V0.3uI/VuO/V03.63.60.3则所以第14页，课件共40页，创作于2023年2月输入短路电流IIS二、静态特性1.输入特性(1)

输入伏安特性：1iI+VCC+5VuI+-uoT1iIuI+-be2be4+VCC+5VR14kIV/uImA/i012-1ISIILIUILUIHIHI低电平输入电流IIL

高电平输入电流或输入端漏电流IIH第15页，课件共40页，创作于2023年2月即：当Ri为2.5k以上电阻时，输入由低电平变为高电平(2)输入端负载特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5VR14kRiRi/026412uI/VT2、T4饱和导通Ri=Ron

—开门电阻（2.5kΩ）RonT2、T4截止Ri=

Roff—关门电阻（<0.7k）即：当Ri为0.7k

以下电阻时,输入端相当于低电平。Roff0.7V1.4V第16页，课件共40页，创作于2023年2月2.输出特性uO1+VCC+5VuI+-+-iOuO/ViO/mA0102030-10-20-30123在输出为低电平条件下，带灌电流负载能力IOL可达16mA0.3V受功耗限制，带拉电流负载能力IOH可一般为

-400A3.6V

注意：输出短路电流IOS可达-33mA，将造成器件过热烧毁，故门电路输出端不能接地！！！第17页，课件共40页，创作于2023年2月3.电压传输特性1+VCC+5VuI+-uO+-AB0uO/VuI/V12341234AB段：uI<0.5V

，uB1<1.3V

，T2、T4截止，T3、D导通。截止区3.6VBC段：T2开始导通(放大区)，T4仍截止。C线性区D转折区E饱和区0.3VCD段：反相器的阈值电压(或门槛电压)DE段：uI>1.4V

，T2、T4饱和导通，T3、D截止。uO=UOL≤0.3V阈值电压（1）特性曲线分析：第18页，课件共40页，创作于2023年2月（2）输入端噪声容限uIuO1G1G21输出高电平典型值=3.6V输出低电平典型值=0.3V输入高电平典型值=3.6V输入低电平典型值=0.3VUNH

—允许叠加的负向噪声电压的最大值G2输入高电平时的噪声容限：UNL

—允许叠加的正向噪声电压的最大值G2输入低电平时的噪声容限：第19页，课件共40页，创作于2023年2月三、动态特性传输延迟时间1uIuO50%Uom50%UimtuI0tuO0UimUomtPHL

—输出电压由高到低时的传输延迟时间。tpd—平均传输延迟时间tPLH

—输出电压由低到高时的传输延迟时间。tPHLtPLH典型值：tPHL=8ns,tPLH=12ns最大值：tPHL=15ns,tPLH=22ns第20页，课件共40页，创作于2023年2月+VCC+5VR14kAD2T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1BT1—多发射极三极管e1e2bc等效电路：1.A、B只要有一个为00.3V1VT2、T4截止5VT3、D

导通3.6V2.4.2TTL与非门和其它逻辑门电路一、TTL与非门2.A、B均为1理论：实际：T2、T4导通T3、D

截止uO=UCES4≤0.3V3.6V3.6V0.7V1V0.3V4.3V+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y输入级中间级输出级D1BR1R2R3R43.6V3.6V4.3V2.1VRL+VCC0.7V1V0.3V整理结果：1110ABY00011011与非门AB&第21页，课件共40页，创作于2023年2月二、TTL或非门iB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2iB1输入级中间级输出级1.A、B只要有一个为1T2、T4饱和T3、D

截止uO=0.3V，Y=05V2.1V1V1V1V0.3V3.6V2.A、B均为0iB1、iB1分别流入T1、T1

的发射极T2、T2均截止则T4截止T3、D

导通3.6V0.3V0.3V0.3V整理结果：1000ABY00011011或非门AB≥1其它逻辑门原理相似。第22页，课件共40页，创作于2023年2月2.4.3TTL集电极开路门和三态门一、集电极开路门—OC门(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R3YD1B1.电路组成及符号：+VCCRC外接YAB&+VCCRCOC门必须外接负载电阻和电源才能正常工作。2.OC门的主要特点：可以线与连接VCC根据电路需要进行选择第23页，课件共40页，创作于2023年2月线与连接举例：+VCCAT1T2T4Y1B+VCCCT1T2T4Y2D+VCCRC+VCCRCY1AB&G1Y2CD&G2线与YY注意：只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。第24页，课件共40页，创作于2023年2月二、输出三态门–TSL门(Three-StateLogic)(1)电路组成1.电路组成及其工作原理+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端②使能端高电平有效1ENYA&BENYA&BENEN①使能端低电平有效第25页，课件共40页，创作于2023年2月以使能端低电平有效为例：（2）工作原理PQP=1（高电平）电路处于正常工作状态：D3

截止，（Y=0或1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3P=0(低电平)D3

导通

T2

、T4截止uQ≤1VT3、D截止输出端与上、下均断开—高阻态，记做

Y=Z使能端可能输出状态：0、1或高阻态第26页，课件共40页，创作于2023年2月2.应用举例：(1)用做多路开关YA11EN1ENA21G1G2使能端10禁止使能01使能禁止第27页，课件共40页，创作于2023年2月禁止使能A11EN1ENA21G1G201(2)用于信号双向传输10使能禁止2.应用举例：第28页，课件共40页，创作于2023年2月2.应用举例：(3)构成数据总线EN1EN1EN1…G1G2GnA1A2An数据总线注意：任何时刻，只允许一个三态门使能，其余为高阻态。011…101…110…第29页，课件共40页，创作于2023年2月补充1.

TTL集成逻辑门的使用要点(1)电源电压用+5V，74系列应满足5V5%。(2)输出端的连接

普通TTL门输出端不允许直接并联使用。

三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL。输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。第30页，课件共40页，创作于2023年2月补充2.多余输入端的处理与门和与非门的多余输入端接逻辑1或者与有用输入端并接。接

VCC通过1~10k电阻接

VCC与有用输入端并接TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。第31页，课件共40页，创作于2023年2月或门和或非门的多余输入端接逻辑0或者与有用输入端并接第32页，课件共40页，创作于2023年2月[例]欲用下列电路实现非运算，试改错。(ROFF700，RON2.1k)第33页，课件共40页，创作于2023年2月解：OC门输出端需外接上拉电阻RC5.1kΩY=1Y=0RI>RON，相应输入端为高电平。510ΩRI<ROFF，相应输入端为低电平。第34页，课件共40页，创作于2023年2月第二章

小结一、半导体二极管、三极管和MOS管是数字电路中的基本开关元件，一般都工作在开关状态。1.半导体二极管：是不可控的，利用其开关特性可构成二极管与门和或门。2.半导体三极管：是一种用电流控制且具有放大特性的开关元件，利用三极管的饱和导通与截止特性可构成非门和其它TTL

集成门电路。3.MOS管：是一种具有放大特性的由电压控制的开关元件，利用N沟道MOS管和P沟道MOS管可构成CMOS

反相器和其它CMOS集成门电路。第35页，课件共40页，创作于2023年2月二、分立元件门电路主要介绍了由半导体二极管、三极管和MOS管构成的与门、或门和非门。

虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。第36页，课