勇敢芯伴你玩转nios第2章qsys系统创建

AlteraFPGA2Qsys TOC\o"1-2"\h\z\uAlteraFPGA勇敢的芯入门指 第2章Qsys系统创 Qsys系统概 Qsys总线互 QuartusII工程创 进入Qsys系 Qsys界面简 新建Qsys系 保存Qsys系 加载Qsys系 设计的一些基本技能，尤其是QuartusII工具的基本使用。3.1Qsys32位处理器NIOSII外，还有一些常用的标准外设（Qsys的组件库中供直接加载使用，如ClockRAM、UART外设、JTAGUART外设、Timer外设、SystemID外设、PIO外的非标准外设（Qsys的自带组件库中没有的，我们自己动手创建的组件ADC控制器、DAC控制器、RTC控制器（实时时钟4X4矩阵按键传输的总线。这个总线叫做Avalon总线，Avalon总线主要有6类接口。Avalon流接口（Avalon‐ST）包传输或DSP数据流。AvalonFPGA片外Avalon时钟——该接口可驱动或接收时钟和复位信号，用于系统同步和复位连Avalon管道（AvalonConduit）QsysQsys系统外，与FPGA其它的逻辑模块甚至FPGA器件外部的逻辑进行连接。Avalon50MHz3.2所示，Clock组件（Avalon时钟）QsysFPGA逻辑部分接口引入，而通过它产生的50MHz的时钟信号供给整个Qsys系统上的所有组件。3.3所示，ClockQsysFPGA逻辑部分接口引入，而通过它产生的复位信号同样是供给整个Qsys系统上的所有组件。Avalon-IIAvalon-JTAGUART组件、Timer组件、PIO拨码开关组件和矩阵按键控制器组件都有中断信号需要连NIOSIINIOSII辑或FPGA器件外部的引脚。QuartusII双击电脑桌面上的“QuartusII13.1”图标，或者单击“开始→程序→Altera3.7QuartusIIQuartusII工程，这个工程目录的路径名应该只有字母、数字和下划线，以字母为首字符，且不要包含中文和其他符号。在菜单栏上点击“File→NewProjectWizard…”，首先弹出了IntroductionNextDirectory,Name,Top‐LevelEntity3.8所示。在“Whatistheworkingdirectoryforthisproject?”下输入新建工程所在的路径。如“Whatisthenameofthetop‐leveldesignentityforthisproject?……”下输入工程顶3.8（VerilogVHDL文件，因为我们是完全新建的工程，没有任何预先可用的设计文件，所选择具体型号“E4CE6E22C8”。接着再点击Next进入下一个页面。3.9Format为“VerilogHDL”即可，其他工具不涉及，因此都默认为<None>。3.10EDA3.11所示，在“ProjectNavigator”窗口中出现了我们所选择的cy4cy4文件，系统马上会弹出“Can’tfinddesignentitycy4””3.11IP核；右侧的工作栏中有很多的选项，界面右侧主要的区域是工作区，Qsys3.14Qsys3.15Qsys，SystemContents页面中默认已经添加了一个孤零零的CLOCK组件，其他啥也没有，光杆司令只是个摆设，啥活干不了。于是乎，我们需要在ComponentLibrary中各种查找，添加各种组件外设搭建出我们所期望的嵌入式系统。3.16所示，我们也可以找到菜单栏点击“F