原理图输入法设计流程

原理图输入法设计流程第一页，共三十五页，编辑于2023年，星期二1.1传统数字电路设计技术存在的问题1.低速。2.设计规模小。3.分析技术无法适应需要。4.效率低成本高。5.可靠性低。6.体积大功耗大。7.功能有限。。8.无法功能升级。9.知识产权不易保护。

第二页，共三十五页，编辑于2023年，星期二1.2现代数字系统自动设计流程

1.2.1设计输入

图1-1应用于FPGA/CPLD的EDA开发流程第三页，共三十五页，编辑于2023年，星期二1.2.1设计输入

1.图形输入

原理图输入状态图输入波形图输入2.HDL文本输入将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。第四页，共三十五页，编辑于2023年，星期二1.2.2硬件描述语言

硬件描述语言VHDL和VerilogHDL在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。VHDL在电子设计领域得到了广泛应用。能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具称为VHDL综合器。

第五页，共三十五页，编辑于2023年，星期二1.2.3综合图1-2计算机软/硬件描述语言编译/综合工具的不同之处

第六页，共三十五页，编辑于2023年，星期二1.2.4适配

图1-1应用于FPGA/CPLD的EDA开发流程

1.2.5时序仿真与功能仿真1.2.6编程下载

1.2.7硬件测试

第七页，共三十五页，编辑于2023年，星期二1.3QuartusII简介

图1-3QuartusII设计流程第八页，共三十五页，编辑于2023年，星期二1.4原理图输入设计实例

1.4.1电路原理图编辑输入图1-4选择编辑文件类型

（1）新建一个文件夹。（2）打开原理图编辑窗。

第九页，共三十五页，编辑于2023年，星期二1.4.1电路原理图编辑输入图1-5打开原理图编辑窗

（2）打开原理图编辑窗。

第十页，共三十五页，编辑于2023年，星期二图1-6调入需要的宏功能元件（Symbol）74138（3）编辑构建电路原理图。第十一页，共三十五页，编辑于2023年，星期二图5-7示例电路图

（3）编辑构建电路原理图。（4）文件存盘。

第十二页，共三十五页，编辑于2023年，星期二图1-8利用“NewPrejectWizard”创建工程EXAMP1

1.4.2创建工程（1）打开建立新工程管理窗。第十三页，共三十五页，编辑于2023年，星期二图1-9将所有相关的文件都加入进此工程

1.4.2创建工程（2）将设计文件加入工程中。

第十四页，共三十五页，编辑于2023年，星期二

图1-10选择目标器件EP2C8Q208C81.4.2创建工程（3）选择目标芯片。

第十五页，共三十五页，编辑于2023年，星期二图1-11EXAMP1工程管理窗

1.4.2创建工程（4）工具设置。

（5）结束设置。

第十六页，共三十五页，编辑于2023年，星期二图1-1274138的真值表1.4.3功能分析

第十七页，共三十五页，编辑于2023年，星期二图1-13选择目标器件EP2C5T144C8

1.4.4编译前设置

（1）选择FPGA目标芯片。第十八页，共三十五页，编辑于2023年，星期二图1-14选择配置器件的工作方式

1.4.4编译前设置

（2）选择配置器件的工作方式。

第十九页，共三十五页，编辑于2023年，星期二图1-15选择配置器件型号和压缩方式（3）选择配置器件和编程方式。

（4）选择目标器件闲置引脚的状态。

（5）双功能引脚选择。第二十页，共三十五页，编辑于2023年，星期二图1-16全程编译后出现报错信息

1.4.5全程编译第二十一页，共三十五页，编辑于2023年，星期二图1-17选择编辑矢量波形文件图1-18波形编辑器1.4.6逻辑功能测试

（1）打开波形编辑器。第二十二页，共三十五页，编辑于2023年，星期二图1-19设置仿真时间长度

1.4.6逻辑功能测试

（2）设置仿真时间区域。

第二十三页，共三十五页，编辑于2023年，星期二图1-20vwf激励波形文件存盘

1.4.6逻辑功能测试

（3）波形文件存盘。

第二十四页，共三十五页，编辑于2023年，星期二图1-21向波形编辑器拖入信号节点1.4.6逻辑功能测试

（4）将工程EXAMP1的端口信号名选入波形编辑器中。第二十五页，共三十五页，编辑于2023年，星期二图1-22设置好的激励波形图

1.4.6逻辑功能测试

（5）编辑输入波形（输入激励信号）。

第二十六页，共三十五页，编辑于2023年，星期二图1-23选择仿真约束和控制1.4.6逻辑功能测试

（6）仿真器参数设置。第二十七页，共三十五页，编辑于2023年，星期二图1-24仿真波形输出

1.4.6逻辑功能测试

（7）启动仿真器。

（8）观察仿真结果。第二十八页，共三十五页，编辑于2023年，星期二图1-25AI与SO的延时波形显示

1.4.6逻辑功能测试

（8）观察仿真结果。第二十九页，共三十五页，编辑于2023年，星期二1.5硬件测试

图1-26图1-4所示电路于EP2C5T144内的引脚锁定情况5.5.1引脚锁定

第三十页，共三十五页，编辑于2023年，星期二图1-27AssignmentEditor编辑器表格式引脚锁定对话框

1.5.1引脚锁定

第三十一页，共三十五页，编辑于2023年，星期二图1-28选择编程下载文件和下载模式

1.5.2对FPGA编程配置（1）打开编程窗和配置文件。第三十二页，共三十五页，编辑于2023年，星期二图1-29加入编程下载方式

1.5.2对FPGA编程配置（2）设置编程器。

第三十三页，共三十五页，编辑于2023年，星期二图1-30双击选中的编程方式名

（3）硬件测试。（4）编程配置器件。

第三十四页，共三十五页，编辑于2023年，星期二实验1-1．血型合格鉴定电路的设计及验证

1-2．码制转换电路设计及验证设计一个8421码和2421码相互转换的逻