加法计算器电路

加法计算器电路第1页，共74页，2023年，2月20日，星期一目录学习目标项目要求项目引导项目学习制作指导项目验收第2页，共74页，2023年，2月20日，星期一学习目标能借助资料读懂集成电路的型号，明确各引脚功能。

能完成一位十进制加法计算器的逻辑电路的设计与制作。知识目标能力目标了解编码器、译码器、常用显示器、显示译码器、加法器的逻辑功能和主要用途，掌握编码器、译码器、常用显示器、显示译码器、加法器的基本应用，初步掌握一位十进制加法计算器的逻辑电路的设计方法。返回第3页，共74页，2023年，2月20日，星期一项目要求设计并制作一位加法计算器，要求如下：1、输入逻辑用9个开关分别表示0－9十种不同的输入，每次动作只允许按下一个开关（所有开关都不按，表示0），数码管显示相应的数字。2、输出逻辑从输入端输入第一个数，按下加法按钮后再输入第二个数字，数码管显示两个数之和。返回第4页，共74页，2023年，2月20日，星期一项目引导（1）小组制订工作计划。（2）完成一位加法计算器逻辑电路的设计。（3）画出安装布线图。（4）完成电路所需元器件的购买与检测。（5）根据布线图安装一位加法计算器电路。（6）完成一位加法计算器电路的功能检测和故障排除。（7）通过小组讨论完成电路的详细分析及编写项目实训报告。返回第5页，共74页，2023年，2月20日，星期一虚拟工作室一位加法计算器电路图返回第6页，共74页，2023年，2月20日，星期一项目学习[知识链接1]数制与编码的基础知识[知识链接2]编码器[知识链接3]译码器[技能训练1]译码器逻辑功能测试及应用[知识链接4]数字显示电路[知识链接5]加法器[技能训练2]计算器数字显示电路的制作[知识链接6]寄存器返回[知识拓展]3线-8线译码器的特别应用第7页，共74页，2023年，2月20日，星期一[知识链接1]数制与编码的基础知识（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。

（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。

（3）位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。一、数制返回第8页，共74页，2023年，2月20日，星期一数码为：0—9；基数是10。运算规律：逢十进一，即：9＋1＝10。十进制数的权展开式：1、十进制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2返回第9页，共74页，2023年，2月20日，星期一2、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0·0=0，0·1=0，1·0=0，1·1=1运算规则各数位的权是２的幂

二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。返回第10页，共74页，2023年，2月20日，星期一数码为：0—7；基数是8。运算规律：逢八进一，即：7＋1＝10。八进制数的权展开式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八进制4、十六进制数码为：0—9、A—F；基数是16。运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是8的幂各数位的权是16的幂返回第11页，共74页，2023年，2月20日，星期一二、不同数制之间的转换（1）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。1、二进制数与八进制数的相互转换1101010.01000＝(152.2)8（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。=011111100.010110(374.26)8返回第12页，共74页，2023年，2月20日，星期一2、二进制数与十六进制数的相互转换111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。3、十进制数转换为二进制数采用的方法—基数连除、连乘法原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。返回第13页，共74页，2023年，2月20日，星期一整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。所以：(44.375)10＝(101100.011)2采用基数连除、连乘法，可将十进制数转换为任意的N进制数。返回第14页，共74页，2023年，2月20日，星期一练一练将十六进制数(3BE5.97D)16转换成二进制数将二进制数(11100101.11101011)2转换成八进制数将二进制数(10101)2转换成十进制数返回第15页，共74页，2023年，2月20日，星期一用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。三、编码数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。

二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0—9十个数码。简称BCD码。返回第16页，共74页，2023年，2月20日，星期一返回第17页，共74页，2023年，2月20日，星期一[知识链接2]编码器实现编码功能的逻辑电路，称为编码器。编码器又分为普通编码器和优先编码器两类。输入：I0～I78个高电平信号，输出：3位二进制代码Y2Y1Y0。故也称为8线－3线编码器。特点：输入I0～I7当中只允许一个输入变量有效，即取值为1（高电平有效）。（1）三位二进制普通编码器1.二进制编码器返回第18页，共74页，2023年，2月20日，星期一3位二进制编码器的真值表逻辑表达式：返回第19页，共74页，2023年，2月20日，星期一逻辑电路图：想一想返回第20页，共74页，2023年，2月20日，星期一（2）集成8线－3线优先编码器74LS148返回第21页，共74页，2023年，2月20日，星期一8线－3线优先编码器74LS148逻辑符号图返回第22页，共74页，2023年，2月20日，星期一74LS148功能表注意：输入逻辑0(低电平）有效，输出：反码输出返回第23页，共74页，2023年，2月20日，星期一2.二-十进制编码器74LS147

把I0～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I0的优先权最低。返回第24页，共74页，2023年，2月20日，星期一74LS147的功能表注意：输入逻辑0(低电平）有效，输出：反码输出返回第25页，共74页，2023年，2月20日，星期一[知识链接3]译码器74LS138符号图和管脚图(a)符号图;(b)管脚图译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。3线－8线译码器74LS1381.二进制译码器返回第26页，共74页，2023年，2月20日，星期一74LS138译码器功能表

输入

输出E1A2A1A0×10×010101010101010××××××00000101001110001110111111111111111111111111011111101111101111110111110111111011111011111101111111STASTBSTCVcc返回第27页，共74页，2023年，2月20日，星期一变量的每个输出端都表示一个最小项，利用这个特点，可以实现逻辑函数。用一个3线-8线译码器实现函数当3线-8线译码器的E1接+5V,E2A和E2B接地时。得到对应的输出Y：[知识拓展]3线-8线译码器的特别应用返回第28页，共74页，2023年，2月20日，星期一若将输入变量A、B、C分别代替A2、A1、A0,则可到函数000100010000000返回第29页，共74页，2023年，2月20日，星期一二－十进制译码器

二—十进制译码器也称BCD译码器，它的功能是将输入的十进制BCD码译成10个高、低电平输出信号，因此也叫4—10译码器。74LS42逻辑电路返回第30页，共74页，2023年，2月20日，星期一二－十进制译码器74LS42逻辑函数式返回第31页，共74页，2023年，2月20日，星期一二－十进制译码器74LS42的真值表返回第32页，共74页，2023年，2月20日，星期一用两片74LS138实现一个4线-16线译码器选做返回第33页，共74页，2023年，2月20日，星期一[技能训练1]译码器逻辑功能测试及应用训练要求（1）识别中规模集成译码器的功能，管脚分布。（2）完成译码器逻辑功能的测试。（3）完成用译码器设计设备运行故障监测报警电路。（4）编写实训及设计报告。返回第34页，共74页，2023年，2月20日，星期一目标及实作条件掌握译码器逻辑功能的测试方法。

了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。

掌握用译码器设计组合逻辑电路的方法。知识与技能目标设备与器件设备：数字电路实验装置1台器件：74LS1381片、74LS202片返回第35页，共74页，2023年，2月20日，星期一内容及步骤1．集成译码器74LS138逻辑功能测试管脚排列图测试连接图返回功能演示第36页，共74页，2023年，2月20日，星期一实战啦！2．用74LS138设计设备运行故障监测报警电路某车间有黄、红两个故障指示灯，用来监测三台设备的工作情况。当只有一台设备有故障时黄灯亮；若有两台设备同时产生故障时，红灯亮；三台设备都产生故障时，红灯和黄灯都亮。试用译码器设计一个设备运行故障监测报警电路返回第37页，共74页，2023年，2月20日，星期一[知识链接4]数字显示电路半导体数码显示器内部接法共阳接法

共阴接法1.数码显示器件返回第38页，共74页，2023年，2月20日，星期一R8abcdefgdpabcdefgGNDGNDdp符号和引脚abcdefg共阴极dp返回第39页，共74页，2023年，2月20日，星期一R=1K5V直流电源abcdefgdpabcdefgGNDGNDdp显示数字1返回第40页，共74页，2023年，2月20日，星期一R5V直流电源abcdefgdpabcdefgGNDGNDdpRR显示数字2返回第41页，共74页，2023年，2月20日，星期一R5V直流电源abcdefgdpabcdefgGNDGNDdpRRR显示数字3返回第42页，共74页，2023年，2月20日，星期一七段译码显示示意图2.显示译码器返回第43页，共74页，2023年，2月20日，星期一驱动共阴极显示器驱动共阳极显示器输出状态为：

高电平或低电平输出状态为：

低电平或高阻态亮灭亮灭（1）74LS48返回第44页，共74页，2023年，2月20日，星期一abcedfgh共阴极LEDabGNDcdefGNDgh返回第45页，共74页，2023年，2月20日，星期一驱动电路（共阴极）上拉电阻共阴数码管在应用时应将公共极COM接到地线GND上，74ls48内部有上拉电阻，故接电路时可以不用外接RL。返回第46页，共74页，2023年，2月20日，星期一74LS48的管脚排列图灯测试输入：=0时，数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平。灭零输入：主要用来熄灭不希望显示的零。如0013.2300，显然前两个零和后两个零均无效，则可使用使之熄灭，显示13.23

双重功能的端子，既可作为输入信号又可以作为输出信号。作为输入端使用时，称灭灯输入控制端。只要=0，数码管各段同时熄灭。作为输出端使用时，称灭零输出端。在A3=A2=A1=A0=0，而且有灭零输入信号（=0）时。才会输出低电平，表示译码器把不希望显示的零熄灭了。返回第47页，共74页，2023年，2月20日，星期一低电平有效暗亮暗返回功能演示第48页，共74页，2023年，2月20日，星期一小问答若=0，=0，则显示数码管显示什么状态？说明为什么？返回第49页，共74页，2023年，2月20日，星期一显示译码器按输出电平高低可分为高电平有效和低电平有效两种。输出低电平有效的显示译码器（例如74LS47、74LS247）配接共阳极接法的数码管，输出高电平有效的显示译码器（例如74LS48、74LS248、CC4511等）配接共阴极接法的数码管。小知识（2）CC4511返回第50页，共74页，2023年，2月20日，星期一CC4511功

能

表输

入输

出LEDCBAabcdefg××0××××1111111×01××××000000001100001111110011000101100000110010110110101100111111001011010001100110110101101101101101100011111011011111100000111000111111101110011110011011101000000000111011000000001111000000000011110100000000111110000000001111110000000111

××××保

持返回第51页，共74页，2023年，2月20日，星期一[技能训练2]计算器数字显示电路的制作任务要求（1）识别编码器、译码器和数码管的功能，管脚分布。（2）完成计算器数字显示电路的制作。（3）完成计算器数字显示电路逻辑功能的测试。（4）编写实训总结报告。返回第52页，共74页，2023年，2月20日，星期一目标及实作条件借助资料读懂集成电路的型号，明确各引脚功能了解编码器、译码器和数码管的逻辑功能。熟悉74LS147、74LS48和数码管各管脚功能。

掌握数字显示技术。知识与技能目标设备与器件设备：数字电路实验装置1台器件：74LS04；74LS48；74LS147各1片；按键式开关9个；共阴数码管（CM420806K）1个；面包板、配套连接线等若干返回第53页，共74页，2023年，2月20日，星期一1．实作电路图内容及步骤返回电路仿真第54页，共74页，2023年，2月20日，星期一2．安装（1）确定74LS147和74LS48的管脚排列，检测器件。（2）根据计算器数字显示电路图，画出安装布线图。（3）根据安装布线图完成电路的安装。先在实训电路板上插接好IC器件。在插接器件时，要注意IC芯片的豁口方向（都朝左侧），同时要保证IC管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电前先用万用表检查各IC的电源接线是否正确，确认无误后接电源。返回第55页，共74页，2023年，2月20日，星期一3．功能验证(1)分别让74LS147的输入I1—I9依次接低电平（其余高电平），如果电路工作正常，数码管将依次分别显示数码“1—9”；(2)参照功能验证表所示的输入条件验证74LS147的优先编码功能，并将输出结果填入表中。返回第56页，共74页，2023年，2月20日，星期一[知识链接5]加法器1.半加器不考虑来自低位，而只考虑本位的两个数相加的加法运算，称为半加，能实现半加运算的电路称为半加器。输入输出ABSOCO00010110001001半加器真值表电路符号返回第57页，共74页，2023年，2月20日，星期一S=AB+AB=ABC=AB半加器逻辑电路图A&=1BSC半加器ABSC返回第58页，共74页，2023年，2月20日，星期一2.全加器全加器真值表电路符号两个一位二进制数A和B相加时，若还要考虑从低位来的进位的加法，则称为全加，完成全加功能的电路称为全加器。返回第59页，共74页，2023年，2月20日，星期一半加器ABSC全加器AiBiCi-1SiCi本位加数低位向本位的进位本位和本位向高位的进位全加器结构框图返回第60页，共74页，2023年，2月20日，星期一集成全加器74LS183引脚排列图自己学会芯片的使用喔！返回第61页，共74页，2023年，2月20日，星期一3.多位加法器（1）串行进位加法器串行进位加法器的逻辑电路比较简单，但它的运算速度不高。因为最高位的运算一定要等到所有低位的运算完成，并将进位送到后才能进行。返回第62页，共74页，2023年，2月20日，星期一（2）并行进位加法器（超前进位加法器）在作加法运算的同时，利用快速进位电路把各位的进位也算出来，从而加快了运算速度。中规模集成电路74LS283和CD4008就是具有这种功能的进位加法器，这种组件结构复杂返回第63页，共74页，2023年，2月20日，星期一（3）加法器的级联用74LS283构成8位加法器返回第64页，共74页，2023年，2月20日，星期一[知识链接6]寄存器寄存器具有接收、存放及传送数码的功能。一般用来暂存中间运算结果，存储时间短、容量小。移位寄存器除了具有存储代码的功能以外，还具有移位功能，即寄存器存储的代码能在移位脉冲的作用下依次左移或右移。移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行→并行转换、数值的运算以及数据处理等。返回第65页，共74页，2023年，2月20日，星期一CRCRDSLDSRCPCT74LS194

Q0Q1Q2Q3M1M0D0D1D2D3

集成双向移位寄存器CT74LS194Q3Q2Q1Q0M1M0D3D2D1D0移位脉冲输入端右移串行数码输入端并行数码输入端左移串行数码输入端

工作方式控制端M1M0=00时，保持功能。M1M0=01时，右移功能。M1M0=10时，左移功能。M1M0=11时，并行置数功能。

并行数据输出端，从高位到低位依次为Q3~Q0。异步置0端低电平有效返回第66页，共74页，2023年，2月20日，星期一CT74LS194的功能表d0000×保持××××××01左移输入00Q3Q2Q1×××××11左移输入11Q3Q2Q1×××××1011右移输入0Q2Q1Q00××××0×101右移输入1Q2Q1Q01××××1×101并行置数d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明输出输入Q3Q2Q1Q0M1M0DSLDSRCP