数字逻辑电路实验指导书

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！目录第一篇实验箱介绍...................................................................................................................1第一章系统概述..........................................................................................................................1第二章通用电路简介..................................................................................................................2第二篇基本实验........................................................................................................................4实验一常用仪器使用及测试......................................................................................................4实验二门电路逻辑功能..............................................................................................................6实验三组合逻辑电路（一）....................................................................................................10实验四组合逻辑电路（二）....................................................................................................13实验五触发器............................................................................................................................17实验六时序逻辑电路（一）....................................................................................................22实验七时序逻辑电路（二）....................................................................................................24实验八D/A、A/D转换.............................................................................................................27第三篇综合设计性实验........................................................................................................31综合设计实验一四路智能竞赛抢答器....................................................................................31综合设计实验二电子秒表........................................................................................................33第四篇附录.............................................................................................................................35常用芯片的引脚功能....................................................................................................................35桂林电子科技大学职业技术学院第一篇实验箱介绍一、系统结构框图DJ-SD8系列数字逻辑实验箱主要由电源接口、通用电路单元、各式IC插座等组成。通用电路包括四位8421BCD数码管显示器，时钟电路，时序电路，手动单脉冲电路，可调连续脉冲发生器，频率计，十六位二进制电平显示开关，十六位二进制电平输入开关，电位器组等。DJ-SD8实验箱的系统结构框图如下所示：图二、系统组成该实验系统主要有以下内容组成：1、电源参数：+5V/2.0A，12V/0.5A。2、信号源：（1）提供一组手动正负单脉冲。（21Hz10Hz100Hz1KHz10KHz100KHz500KHz、1MHz、10MHz、100MHz。（3）一组时序信号：T1～T4，可单拍输出或连续输出。（4）一个可调连续脉冲输出，输出频率为0～100KHz。3、数字频率计：测量范围0～10MHz，误差小于1Hz。1桂林电子科技大学职业技术学院5、主板上设有14P、16P、20P、40P可靠的IC插座。6、提供三组8421BCD数码管显示器，一组七段显示器，16位二进制电平输入，16位二进制电平显示器。一、二-十进制七段译码显示器二-十进制七段译码显示器共4ABCDEF和GCD4511，显示器采用共阴0.5英寸显示器，译码器的输入端对应于每一位的8421插孔，下图为二-十进制七段译码显示器电路图。图二、十六位二进制电平显示器二进制电平显示器如图2.274LS04平时，对应的发光二极管亮，表示逻辑‘1表示逻辑‘00图三、十六位逻辑开关逻辑电平开关由十六个开关电路组成，其电路如图2.3，当开关往上拔时，产生逻辑高电平‘102桂林电子科技大学职业技术学院图四、单脉冲电路实验箱具备4个单脉冲电路有，其中单脉冲电路采用消抖动的R-S电路，电路如图2.4，每按一下单脉冲键，产生正负脉冲各一个。图3桂林电子科技大学职业技术学院第二篇基本实验一、实验目的1、熟悉常用仪器使用方法。2、熟悉数字电路实验箱及数字示波器使用方法。二、实验原理在数字逻辑电路实验中，经常使用的电子仪器主要有数字万用表、数字示波器等，是测试、调整、研究数字逻辑电路的基本仪器，每个实验几乎都用到这些仪器。对于这些仪器的使用，可按信号的流向、连线的简捷、观察读数方便的原则进行合理布局。数字示波器要用专用电缆线，以防止干扰信号进入测试仪器。在数字逻辑电路DJ-SD8型实验箱中，集中了各种元件、插座、控制开关、显示器件、电源和脉冲信号源等，还有很多用于连线的插口，可以完成大部分数字逻辑电路的实验。三、实验仪器及材料数字双踪示波器1台1片74LS04六非门四、预习要求1、复习数字万用表、模拟示波器的使用方法及注意事项。2、预习74LS04芯片的引脚位置及作用。五、实验内容与步骤1、数字示波器的使用（1）将数字示波器的两路输入端分别连接实验箱上的10KHz和100KHz固定脉冲。（2）按下“Autoset,使示波器自动显示两路波形，再用“Cursor”键分别测量两路脉冲信号的峰峰值V、频率f及周期Tp-pCH1CH2VOLTS/DIV”TIME/DIV”键调整时间周期。整理实验数据填写表1.1。表4桂林电子科技大学职业技术学院2、数字万用表的使用（黑表笔无特别要求都接地）（1）电压的测量①20V10Hz和100MHz的固定脉冲的电压值。②种状态的电压值。（2）电阻及短路测量①将数字万用表置“20KΩ”档位，表笔接分别接至10K电阻两端，测量实验箱上的3个10K电阻，记录实验数据。②将数字万用表置档位“”档位，选择实验箱上的一个IC插口，测量IC插口的管脚与实验箱上对应的插口开路或短路状态。（3）电流的测量①将数字万用表的红表笔从数字万用表上的“VmA端”口，并将档位切换至直流2mA处。注意：测量电压、电阻以及短路时，将红表笔接回“V②关逻辑电平开关，记录实验数据。（4）整理数据填写表1.2。表))R3=3、74LS04芯片测试（174LS04为六非门集成芯片，如图1.174LS04芯片7脚为GND14脚为Vcc，首先在没有接通实验箱电源的情况下接好7脚和14脚。数字逻辑电路实验中，所用芯片绝大多数都是中间脚为GND，最后一个脚为Vcc。例如一个20脚的DAC0832芯片，10脚为GND、20脚为Vcc。图5桂林电子科技大学职业技术学院（2）将74LS04的1脚接手动脉冲，2脚接逻辑电平显示任意一个插口，按下手动单脉冲1～2秒，注意观察逻辑电平显示的状态。（3）将74LS04的3脚同时接1KHz固定脉冲信号以及数字示波器CH1，4脚接数字示波器CH2，观察并记录所示波形及峰峰值V填写表1.3，对比波形并总结非门的作用。p-p表4脚六、实验报告及分析1、整理实验结果，按各步骤要求填表或画出波形。2、思考题：（1）数字示波器在频率低于多少时，频率比较难测量？（2）数字万用表在测量电阻时，有哪几种情况显示“1.”？一、实验目的1、熟悉门电路的逻辑功能。2、熟悉数字电路箱及数字双踪示波器使用方法。二、实验原理1、基本原理电路在满足一定条件时，按一定规律输出信号，起着开关作用。它门，如与非门、或非门等。10其他情况输出为‘1:Y=AB。6桂林电子科技大学职业技术学院2、平均传输延迟时间tpd它是衡量门电路开关速度的参数。它是指输出波形边沿的0.5Vm点相对于输入波形对应边沿的0.5Vm点的tpdL，截止延迟时间为tpdH，则平均传输延迟时间为：tpd=1/2(tpdL+tpdH)。三、实验仪器及材料数字双踪示波器74LS001台2片1片1片二输入端四与非门六非门74LS0474LS86二输入端四异或门四、预习要求1、预习门电路真值表、逻辑表达式。23、尝试设计用与非门、异或门、非门组成二输入或门或者三输入与非门。五、实验内容与步骤注意：1、特别注意Vcc（+5V电源）及GND（地线）不能接错。2、实验中改动接线必须先断开电源，接好线后再通电实验。3、实验时选择正确的实验芯片，按图连线。1、测试门电路逻辑功能（1）选用二输入四与非门74LS00一片，按图2.1注意74LS00的7脚接GND14脚接Vcc（+5V输入端ABK0～K15Y接逻辑电平显示发光二极管（L0～L15（2）将逻辑电平开关按表2.1置位，分别测出输出电压及逻辑状态（H或L图7桂林电子科技大学职业技术学院表输入输出YHHH2、异或门逻辑功能测试（1）选取二输入四异或门电路74LS86，按图2.2接线。注意74LS86的7脚接GND、14脚接Vcc（+5V输入端A、B接逻辑电平开关，输出端Y接逻辑电平显示发光二极管。（2）将逻辑电平开关按表2.2置位，将实验数据填入表中。图表输入输出BLYYLHHH3、逻辑门传输延迟时间的测量用六非门74LS04按图2.3接线。注意74LS04的7脚接GND、14脚接Vcc（+5V输入100KHZ固定脉冲，用数字双踪示波器测量输入、输出信号并记录波形。计算非门的平均传输延迟时间的tpd值。使用示波器时可以按Run/Stop键，停止波形后再放大波形测量。记录：tpdL=tpdH=计算：tpd=图8桂林电子科技大学职业技术学院4、逻辑电路的逻辑关系（1选用两片74LS00，按图2.5接线。注意两片74LS00的7脚都需接GND14脚都需接Vcc（+5V2.4中。（2）写出下面电路的逻辑表达式，并公式化简，对比测量值，检验是否与理论值一致。图表输入输出YQLHHH5、综合设计电路（选做）（1）用尽量少的与非门、异或门、非门组成二输入或门。（2）用尽量少的与非门、异或门、非门组成三输入与非门。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、思考题：（1）门电路的传输延迟时间tpd对数字电路有何影响？（2）画出综合设计电路中的电路图并总结实验所得。9桂林电子科技大学职业技术学院一、实验目的1、熟悉组合逻辑电路功能测试的方法。2、熟悉半加器、全加器、3-8线译码器的原理及逻辑功能。3、了解同一功能器件的不同电路的设计方法二、实验原理1、基本原理数字逻辑电路分为组合逻辑电路和时序逻辑电路两类。任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。2、半加器3.1所示，AB表示两个加数，Y表示半加后的结果，Z表示向高位的进位。从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。半加器可用一个异或门和两个与非门组成。3、全加器两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。如图3.2所示。其中ABYZ与半加器中的意义相同，而C表示低位来的进位。利用卡诺图或公式化简可求出Y、Z的简化函数表达式：YABC如果将数据表达式进行一些变换，全加器还可以用其他基本逻辑门组成多种形式的逻辑电路。ZCAB4、3-8线译码器3-8线译码器引脚图如右图所示。74LS138有3个译码器输入端A、B、C，8个译码输出端Y0~Y7，以及三个控制端、、当和均为0,为1时，译码器处于工作状态，否则译码器被禁止。译码器三个输入端ABC有8ABC=000时，Y0输出为0；当ABC=010时，输出为0。10桂林电子科技大学职业技术学院三、实验仪器及材料数字双踪示波器74LS001台二输入端四与非门1片1片1片1片74LS04六非门74LS86二输入端四异或门3-8线译码器74LS138四、预习要求1、预习组合逻辑电路的分析方法。2、预习半加器、全加器、3-8线译码器的工作原理。3、尝试设计半加器或全加器电路。五、实验内容与步骤1、测试半加器的逻辑功能如图3.1所示，半加运算后的和Y是AB的异或，而进位Z是AB相与，故半加器可用一个异或门和二个与非门组成。（1）在实验箱上用与非门和异或门连接电路，A、B接逻辑电平开关，Y、Z接逻辑电平显示。（2）按表3.1要求改变A、B状态，将实验数据填入表内。图表输入输出A0011B0101YZ2、测试全加器的逻辑功能（1）写出电路的逻辑表达式。（2）按图3.2选择与非门和异或门接线进行测试，将测试结果记入表3.2。11桂林电子科技大学职业技术学院图表输入输出C00001111A00110011B01010101YZ3、3-8线译码器功能测试（1）用74LS138组成图3.3所示逻辑电路。（2）图中ABC分别接K0～K2Y0～Y7接L0～L7接逻辑电平显示。（3）按表3.3要求，改变的A、B、C状态填表。图12桂林电子科技大学职业技术学院表输入输出C00001111A00110011B010101014、综合设计电路（选做）（1（2）将两片3-8线译码器组成4-16线译码器。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结组合逻辑电路的分析方法。3、思考题：（1）能否从加法器电路中演变出半减法器、全减法器电路？（2）画出综合设计电路中的电路图并总结实验所得。一、实验目的1、熟悉七段译码器、8-3线编码器、四选一数据选择器的原理。2、熟悉8-3线编码器、四选一数据选择器的逻辑功能。3、能适当对器件功能进行拓展。二、实验原理1、基本原理译码器是将给定代码译成相应状态的电路；编码器是能完成用二进制代码表示特定信息MUX在控制端的作用下可从多路并行数据中选择一路送输出端。13桂林电子科技大学职业技术学院2、8-3线编码器74LS14874LS148引脚图如右图所示。（1）输入信号端口：0～7为编码输入端（低电平为有效）EI为选通输入端（低电平为有效）（2）输出信号端口：A、B、C为选通输出端（低电平为有效）GS为宽展端（低电平为有效）EO表示已选通输出端。3、双四选一数据选择器74LS15374LS153引脚图如右图所示，以其中的A数据选择器为例：I0A、I1A、I2A、I3AZA为被选中的数据的输出端，EA为AS0S1号分别为A、A、A、A，则其功能如表4.1所示。0123表L×0EAHLA001LA110LA211LA3三、实验仪器及材料数字双踪示波器74LS001台1片1片1片二输入端四与非门8-3线编码器74LS14874LS153双四选一数据选择器四、预习要求1、预习8-3线编码器、四选一数据选择器的原理。2、尝试设计将两个四选一数据选择器组成八选一数据选择器。3、尝试设计用8-3线编码器控制四选一数据选择器或八选一数据选择器的选择控制端。14桂林电子科技大学职业技术学院五、实验内容与步骤1、七段译码器功能测试（1）将实验箱上的“BCD码开关”区域与“BCD码显示”区域对应连接起来，如图4.1所示。接线完成后接通电源。（2）测试0～9的正常显示，并连接其他两路BCD码显示进行测试。图2、8-3线编码器功能测试（1）将74LS148按图4.2接线，K0～K7接逻辑电平开关，L0～L4接逻辑电平显示，然后接通电源。（2）对照表4.2接通K0～K7，填写表格，并总结实验数据规律。图表HLLLLLLLL01234567X01111111XX0111111X011111X01111X0111X011115桂林电子科技大学职业技术学院3、四选一数据选择器74LS153测试将双四选一数据选择器74LS153参照图4.3接线，测试其功能。图（1）将选择端K0～K2接逻辑电平开关。（2）将实验箱上四个不同频率的固定脉冲接到数据选择器4个输入端：3脚（10KHz4100Hz510Hz61HzK1K2置位，使输出端7脚分别接至数字频率计及扬声器输入端。（3）按表4.3记录实验数据，分析上述实验结果并总结数据选择器作用。表EAHLL01L10L114、综合设计电路（选做）（1）将两个四选一数据选择器组成八选一数据选择器，画出电路图并测试功能。（28-3组逻辑电平开关启动数据选择器的数据输出。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结编码器和数据选择器的使用体会。3、思考题：（1）74LS153的两个数据选择器共用一组控制端，能实现什么拓展功能？（2）画出综合设计电路中的电路图并总结实验所得。16桂林电子科技大学职业技术学院一、实验目的1、熟悉R-S、D、J-K触发器的构成、原理和功能。2、熟悉触发器集成芯片的使用。3、了解触发器集成芯片的应用。二、实验原理1、基本原理数字系统中除了有能够进行逻辑运算和算术运算的组合逻辑电路外，还需要具有记忆功能的时序逻辑电路。时序逻辑电路的输出状态不仅与当时的输入有关，还与电路原来的状态有关。触发器是时序逻辑电路的基本单元。2、R-S触发器的逻辑功能基本R-S触发器的电路如右图所示。它的逻辑功能是：（1）当R=0、S=1时，Q=0，Q=1，触发器处于“0”状态。（2）当R=1、S=0时，Q=1，Q=0，触发器处于“1”状态。（3）当R=1、S=1时，触发器保持原状态不变。（4）当R、S都为“0”时，触发器两个输出端都是“1旦输入信号同时撤除，即R和S0”变为“1触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。3、集成D触发器的逻辑功能集成D触发器74LS74的引脚图如右图所示。图中R、S为异步置0、置1端，CP为时钟脉冲端，CP脉冲上升沿触发。它的逻辑功能是：（1）当R=0、S=1时，触发器置0。（2）当R=1、S=0时，触发器置1。（3）当R=1、S=1、D=0时，则Q=0，Q=1。（4）当R=1、S=1、D=1时，则Q=1，Q=0。（5）当R=0、S=0时，触发器处于不定状态。17桂林电子科技大学职业技术学院4、集成J-K触发器的逻辑功能集成J-K触发器74LS112的引脚图如右图所示。图中RS为异步置0、置1端，CP为时钟脉冲端，CP脉冲下降沿触发。集成J-K触发器的异步端RS与集成D触发器的功能相同，其他功能如下：当R=1、S=1时：（1）当J=0、K=0时，维持不变，Q=Q，Q=Q。n1nn1n（2）当J=0、K=1时，Q=0，Q=1。n1n1（3）当J=1，K=0时，Q=1，Q=0。n1n1（4）当J=1，K=1时，状态翻转，Q=Q，Q=Q。n1nn1n三、实验仪器及材料数字双踪示波器74LS001台1片1片1片二输入端四与非门双D触发器74LS7474LS112双J-K触发器四、预习要求1、熟悉R-S、D、J-K触发器的基本功能。2、熟悉三种触发器的特殊状态及时钟触发的区别。3、尝试使用D触发器或J-K触发器设计2位二进制加法计数器。五、实验内容与步骤1、基本R-S功能测试两个与非门首尾相接构成的基本R-S触发器的电路如图5.1所示。（1）将R、S端分别接K0、K1，Q、Q端接L0、L1。（2）按表5.1改变R、S的状态，记录Q、Q所显示的状态。理解R、S异步置0、1端的作用。图18桂林电子科技大学职业技术学院表QR0011S0101Q（3）测试不定状态。①连接导线使R=S，并使S=0，观察并记录Q、Q端的状态。nn②当R、S同时由低电平跳为高电平时，注意观察Q、Q端的状态。重复5次，n1n1并把Q、Q端的状态记录在表5.2内，正确理解“不定”状态的含义。表一二三四五QnQn2、集成D触发器74LS74功能测试双D型上升沿触发器74LS74的逻辑符号如图5.2所示。（1）74LS74为上升沿触发器，按图5.2接线，使R=S=1，CP=0（或CP=1D端信号，观察并记录Q、Q端的状态。（2）CP接1Hz脉冲，按表5.3改变R、S、D端的状态，整理并总结实验数据，记录CP、Q端的波形变化及Q的逻辑状态。注意：①74LS74为上升沿触发器。②改变R、SD端的状态时，每一项多重复几次，注意观察Q端波形变化与CP的关系。③理解时钟CP的上升沿对上升沿触发器的作用。图19桂林电子科技大学职业技术学院表QDRS013、集成J-K触发器74LS112功能测试双J-K下降沿触发器74LS112的逻辑符号如图5.3所示。按图5.3接线。图中J、K、S、R分别接逻辑电平开关K0～K3，Q端接逻辑电平显示L0，CP接手动脉冲，按表5.4记录实验数据。注意：①74LS112为下降沿触发器。②改变R、S、D端的状态后，按下手动脉冲1～2秒后再松开，注意观察触发器状态改变与手动脉冲的关系。③理解时钟CP的下降沿对下降沿触发器的作用。图20桂林电子科技大学职业技术学院表QJ0K010101010101RS011010110114、综合设计电路（选做）使用D触发器或J-K触发器组成2位二进制加法计数器。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结各种触发器的逻辑功能及触发方式。3、思考题：（1）一个带R、S端的D触发器有哪几种置0、置1的方法？（2）画出综合设计电路中的电路图并总结。21桂林电子科技大学职业技术学院一、实验目的1、熟悉时序逻辑电路的分析、设计及测试方法。2、熟悉D触发器组成加法器、减法器的基本原理及方法。二、实验原理计数器是最典型的时序逻辑电路之一。它可对脉冲的个数进行计数。1、计数器分类方法也有多种（1）按进位数值分类：二进制计数器、六进制计数器、二-十进制器等。（2）按触发器翻转次序分类：同步计数器、异步计数器。（3）按计数器数字的增减来分类：加法计数器、减法计数器、可逆计数器等。2、异步二进制加法计数器图6.1DCP直接驱动外，其它各级触发器的动作都要由其前一级触发器的状态变化来确定，可见这些触发Q器的动作时间各异。计数器由R=0置零后，计数脉冲从CP端输入。第一个计数脉冲输入后，计数器状态为QQQ=001，随着计数脉冲的继续输入，计数器的状态根据二进制码顺序依次递增，第七个210QQQ=111QQQ=000，221010并在Q级触发器送出一个进位脉冲。如果继续输入脉冲，则重复上述过程。23、异步二进制减法计数器图6.2为异步二进制减法计数器，计数过程是每输入一个CP脉冲，计数器的数值减1。例如设计数器原状态为000，则输入第一个CP脉冲后，变为111。输入第二个CP脉冲后，变为110，依次类推。CP改由前级触发器的Q驱动。三、实验仪器及材料数字双踪示波器74LS001台1片2片2片二输入端四与非门双D触发器74LS7474LS112双J-K触发器22桂林电子科技大学职业技术学院四、预习要求1、熟悉时序逻辑电路的分析方法。2、熟悉异步加法计数器、减法计数器的原理。3、尝试设计异步二-十进制加法计数器。五、实验内容与步骤1、异步二进制加法计数器图6.1为3个D触发器组成的异步二进制加法计数器，计数范围为0～7，即模为8。图（1）K0接逻辑电平开关，控制R异步置0端。L0、L1、L2接逻辑电平显示灯，分别表示Q、Q、Q，即QQQ=L2L1L0。201210（2）开始计数时，先将K0置0一次，再恢复1，保证计数器开始于QQQ=000的状态。021再由CP端输入脉冲（手动脉冲或1HzCP、Q、Q、Q端状态及时序波形。201（3）图6.1中没有从Q2（4）用BCD2、异步二进制减法计数器图6.2为3个D触发器组成的异步二进制减法计数器，计数范围为7～0，即模为8。（1）K0接逻辑电平开关，控制R异步置0端。L0、L1、L2接逻辑电平显示灯，分别表示Q、Q、Q，即QQQ=L2L1L0。00（2）重复“1、异步二进制加法计数器”的步骤（2341212图23桂林电子科技大学职业技术学院3、综合设计电路（选做）（1）设计异步二-十进制加法计数器，可使用D触发器或J-K触发器。（2）将本实验所用计数器电路图改进为模16的加法计数器或减法计数器（3）在自己设计的计数器中加入进位表示端并用BCD数码管显示计数数值。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结加法计数器与减法计数器的区别。3、思考题：（1）实验中所用的图6.1、图6.2电路能否进行适当的改变，从而用J-K触发器替代D触发器？（2）画出综合设计电路中的电路图并总结实验所得。一、实验目的1、熟悉J-K触发器组成加法器的原理及方法。2、了解分频电路的原理及应用。二、实验原理1、异步二-十进制加法计数器异步二-十进制加法计数器如图7.1与异步二进制加法计数器相同，计数器状态为1001。但当第十个脉冲输入后，计数器状态恢复为0000，并送出一个进位脉冲。计数器恢复为0000的状态可由R=0置零功能实现，即当计数器状态为1001时，下一个CP脉冲到来后，计数器全部置零，并送出一个进位脉冲，则实现了二-十进制加法运算。2、计数器分频功能计数器同时具有分频的功能。分析一个3位异步CP脉冲频率为8Hz，则Q的频率为Q的频率为，则Q的频123率为1Hz。说明CP脉冲8Hz=2Hz,被3位二进制加法计数3器3次二分频后,Q端输出为1Hz脉冲（即秒脉冲)。324桂林电子科技大学职业技术学院3、14位二进制加法计数器CC406014位二进制加法计数器CC4060的引脚图如右图所示，其管脚功能如下：（1）CP1为时钟脉冲输入端。（2）CP0为时钟脉冲输出端。（3）CP0为反向时钟脉冲输出端。（4）Q4～Q10、Q12～Q14为计数器输出端。（5）CR功能如表7.1所示。表功能CP1HLL清除计数保持下降沿上升沿三、实验仪器及材料数字双踪示波器74LS001台二输入端四与非门1片1片2片1片74LS04六非门74LS112双J-K触发器14位二进制加法计数器CC4060四、预习要求1、熟悉J-K触发器组成加法器的原理及方法。2、了解分频电路的原理及使用方法。3、尝试设计以0.1秒为时间单位计数的二-十进制加法计数器。五、实验内容与步骤1、异步二-十进制加法计数器如图7.1所示电路为J-K触发器组成的异步二-十进制加法计数器。（1）L0、L1、L2、L3接逻辑电平显示灯，分别表示Q、Q、Q、Q。012（2）①将74LS00输出端口置0一次，保证计数器开始于QQQQ=0000的状态。33210②再由CP端输入脉冲，测试并记录CP、Q、Q、Q、Q端状态及时序波形。2013③为确保J-K触发器稳定工作，R、S端需置位，最好不悬空。（3）图7.1中没有从Q3（4）将计数器改为异步二-25桂林电子科技大学职业技术学院（5）使用D触发器组成异步二-图2、分频电路如图7.2所示电路为74LS04组成的多谐振荡器接至CC4060的CP时钟脉冲端。（1）按图连线，调节1K电位器使CP时钟脉冲在600KHz左右。（2）分别测试CC4060的Q4～Q10、Q12～Q14端口的频率，记录并总结规律。（3）使用分频电路产生10Hz图3、综合设计电路（选做）（110Hz脉冲当作二-十进制加法计数器的CP0.1秒为时间单位计数，并将所产生的计数效果用数码管显示出来。（2-十进制加法计数器的进位端连接至二-计数器，并用数码管显示计数效果。六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结分频电路的特点。3、思考题：（1--十一进制加法计数器？（2）画出综合设计电路中的电路图并总结实验所得。26桂林电子科技大学职业技术学院、一、实验目的1、了解D/A转换器DAC0832和A/D转换器ADC0809的工作原理。2、了解D/A转换器DAC0832和A/D转换器ADC0809的各管脚功能和使用方法。二、实验原理1、D/A转换器(DAC0832)DAC0832为电压输入、电流输出的8位D/A转换器。DAC0832引脚图如右图所示，说明如下：（1D～D8D为最低位，D最高位。7070（2）I、I：DAC电流输出1、2端。OUT1OUT2（3V：参考电压输入端，通过该引脚将外部的高精度电压REF源与片内的R-2R电阻网相连，其电压范围为-10～+10V。2、A/D转换器（ADC0809）ADC0809是一个带有8路模拟输入通道的8位A/D5V供电，输入模拟电压范围为0～5V。在8AAA这3位地址选择端的2018种状态决定。各通道对应地址如表8.1所示。表A2AA10000000111101100111010101ADC0809引脚图如右图所示，功能说明如下：（1）A～A：3位选通地址输入端，具体见表8.1。02（2）IN～IN：8路模拟信号输入通道。07（3）D～D：8位数字量输出端。07（4）V和V：基准电压输入端，它们决定了输入模拟电压的最大值和最小值。REF(+)REF(-)（5）EOC为A/D转换结束信号端。当A/D转换结束时为高电平（A/D27桂林电子科技大学职业技术学院三、实验仪器及材料数字双踪示波器DAC08321台1片1片1片D/A转换器A/D转换器双运算放大器ADC0809LM358四、预习要求1、复习D/A转换器DAC0832和A/D转换器ADC0809的工作原理。2、了解D/A转换器DAC0832和A/D转换器ADC0809的各管脚功能和使用方法。五、实验内容与步骤可在1、D/A转换器DAC0832和2、A/D转换器ADC0809中任选一个做实验。1、D/A转换器DAC0832（1）先按图8.1所示电路接线。图（2）调零：接通电源后，将输入逻辑开关均置0，即输入数据DDDDDDDD=00000000，27654310调节运放的1K调零电位器，使输出电压Uo=0V。（3）按表8.2Uo的值，并填入表8.2中，计算DAC0832转换精度。表）0001111111111110101011001111111100111111128桂林电子科技大学职业技术学院2、A/D转换器ADC0809（1）按图8.2出端D～D分别接逻辑电平指示灯L7～L0，CLOCK接lKHz连续脉冲。70（2）调节输入模拟信号后，按一次手动脉冲，观察输出端逻辑电平指示灯L～L显示的70结果。按表8.3的内容，改变输入模拟电压值（每次改变模拟电压值后必须输入一个手动脉冲才能进行A/D表8.3中，计算ADC0809转换精度。图表3、综合设计电路（选做）（1）将ADC0809的D7～D0连接至DAC0832的D7～D0，测试输入模拟电压值与输出模拟电压值，比较两数值并总结。（28.1D/A输出电压范围为0～2.5V，测试D/A转换精度。29桂林电子科技大学职业技术学院六、实验报告及分析1、整理实验结果，画出实验电路图，按各步骤要求填表或画出波形。2、总结D/A、A/D转换中决定转换精度的因素。3、思考题：（1）10位D/A转换器，电压输出范围为0～5V，其