微机原理第三章课件

微机原理第三章课件第一页，共四十一页，2022年，8月28日半导体存储器磁介质存储器（外存）光存储器双极型：存取速度快，但集成度低，功耗大、成本高，一般用于大型计算机或高速微机中；MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程只读存储器FLASH读写存储器RAM只读存储器ROM（按读写功能分类)（内存）（按器件原理分类）静态SRAM动态DRAM：集成度高但存取速度较低，一般用于需要较大容量的场合。集成IRAM：将刷新电路集成在DRAM内速度较快，集成度较低，功耗较高，一般用于对速度要求高、而容量不大的场合。(按存储原理分类)按存储介质分类存储器的分类及性能指标第二页，共四十一页，2022年，8月28日性能指标存储器的职能就相当于计算机中各部分的“信息交换中心”和“数据仓库”。因此存储器的“速度”和“容量”便成为计算机系统性能的两项重要指标，也是推动存储器不断发展的两个主要因素。1、存储容量存储容量=单元数×数据位数即字数×字长通常以KB（210B）、MB（220B）、GB（230B）、TB（240B）为单位。2、存取时间、存取周期存取时间：CPU访问一次存储器所需的时间存取周期：连续两次访问存储器所需最小间隔时间3、可靠性4、功耗5、价格第三页，共四十一页，2022年，8月28日存储器的存储容量表示与计算方法存储器的存储容量等于：

单元数×每单元的位数=字数×字长例如6264:8K×86116:2K×82164:64K×1第四页，共四十一页，2022年，8月28日3.2随机读写存储器（RAM）3.2.1静态RAM3.2.2动态RAM第五页，共四十一页，2022年，8月28日3.2.1静态RAM1．基本存储电路单元（六管静态存储电路）图3-4六管基本存储电路单元第六页，共四十一页，2022年，8月28日基本存储电路简化图SEDoDi它可存储一位信息由若干个基本电路采用同一根选择线，可以组成一个基本存储单元Do2Di2Do1Di1SEDo0Di0Do7Di7每次可以存储或读出8位信息第七页，共四十一页，2022年，8月28日由若干个存储单元可以组成一个芯片A0～Ak片内译码电路存储单元存储单元存储单元SE0SE1SEiD0～D7R/W由若干个芯片可扩展内存（存储体）N—所需芯片个数为了减小体积，芯片内部通常采用矩阵式结构第八页，共四十一页，2022年，8月28日2．SRAM芯片实例典型的SRAM芯片有6116、6264、62256等。图3-66116引脚第九页，共四十一页，2022年，8月28日二、SRAM的典型芯片存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1、CS2读写WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716156264第十页，共四十一页，2022年，8月28日3.2.2动态RAM

1．动态RAM的存储单元（单管动态存储电路）图3-8单管动态存储电路第十一页，共四十一页，2022年，8月28日NCDINWERASA0A2A1VDDNCCASDOUTA6A3A4A5VCC12345678161514131211109存储容量为16K×116个引脚：7根地址线A6～A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS列地址选通CAS读写控制WEDRAM芯片21162、DRAM的典型芯片第十二页，共四十一页，2022年，8月28日典型DRAM芯片21162116A：16K×1采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址线；地址线的数量仅为同等容量SRAM芯片的一半。行地址10001000列地址第十三页，共四十一页，2022年，8月28日主要引线RAS：行地址选通信号，用于锁存行地址；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。

DIN：数据输入DOUT：数据输出WE=0数据写入WE=1数据读出WE：写允许信号三种操作：数据读出、数据写入、刷新。

第十四页，共四十一页，2022年，8月28日3.3只读存储器（ROM）3.3.1掩膜ROM3.3.2

可编程只读ROM3.3.3可擦除可编程的ROM（EPROM）3.3.4电可擦可编程ROM(EEROM)返回本章首页第十五页，共四十一页，2022年，8月28日3.3.1掩膜ROM1．MOSROM电路图3-11单译码结构电路

••••VDD

字线0

字线1

字线2

字线3

位线3

位线2

位线1

位线0

D3D2D1D0A0

A1

字

线

地

址

译

码

器

•

••••

••

••

•

•

•

•

•

•

•

•

•

••

•

掩膜ROM是靠MOS管是否跨接来决定0、1的，当跨接时对应位信息就是0，当没有跨接时对应信息就是1。

第十六页，共四十一页，2022年，8月28日可编程只读ROM

允许一次编程，此后不可更改D7D6D5D4D3D2D1D0Vcc地址选通1

PROM是靠存储单元中的熔丝是否熔断决定信息0、1的，当熔丝烧断时对应位信息就是0，当没有烧断时对应信息就1。第十七页，共四十一页，2022年，8月28日3.3.3可擦除可编程的ROM（EPROM）1．基本存储电路图3-13EPROM的结构示意图第十八页，共四十一页，2022年，8月28日2．EPROM实例图3-142716引脚返回本节第十九页，共四十一页，2022年，8月28日

3.3.4电可擦可编程ROM(EEROM)

1．Intel2817的引脚第二十页，共四十一页，2022年，8月28日这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口3.4存储器芯片与CPU连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线第二十一页，共四十一页，2022年，8月28日存储器系统的扩展存储芯片存储模块存储体进行位扩展

以实现按字节编址的结构进行字扩展

以满足总容量的要求位扩展：因每个字的位数不够而扩展数据输出线的数目；字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；第二十二页，共四十一页，2022年，8月28日3.4.1CPU与存储器的连接时应注意的问题1．CPU总线的带负载能力2．存储器的组织、地址分配与片选问题3．CPU的时序与存储器的存取速度之间的配合返回本节第二十三页，共四十一页，2022年，8月28日3.4.2存储器片选信号的产生方式和译码电路1．片选信号的产生方式（1）线选方式（线选法）（2）局部译码选择方式（部分译码法）（3）全局译码选择方式（全译码法）第二十四页，共四十一页，2022年，8月28日2．存储地址译码电路74LS138经常用来作为存储器的译码电路。

Y0G1Y1G2AY2G2BY3Y4CY5BY6AY7片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：第二十五页，共四十一页，2022年，8月28日74LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入C、B、A的函数，即Y=f(C,B,A)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B第二十六页，共四十一页，2022年，8月28日3.4.3CPU（8086系列）与存储器的连接

RAM与CPU的连接方法：（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）计算每片芯片的地址范围。（4）控制线，数据线，地址线对应相连。第二十七页，共四十一页，2022年，8月28日位扩展——扩展每个存储单元的位数字扩展——扩展存储单元的个数字位扩展——二者的综合用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。第二十八页，共四十一页，2022年，8月28日位扩展存储器的存储容量等于：

单元数×每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字长第二十九页，共四十一页，2022年，8月28日位扩展例用8片2164A芯片构成64KB存储器。2164A:64K×1，需8片构成64K×8（64KB）LS138A8~A192164A2164A2164ADBABD0D1D7A0~A7…译码输出读写信号A0~A19D0~D7A0~A7A0~A7第三十页，共四十一页，2022年，8月28日图4-17用1024×1位的芯片组成1KBRAM的方框图第三十一页，共四十一页，2022年，8月28日位扩展方法（总结）：

将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。第三十二页，共四十一页，2022年，8月28日字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。第三十三页，共四十一页，2022年，8月28日字扩展例用两片8K×8位的SRAM芯片6264构成容量为16KB的存储器,要求地址从80000H开始。计算需要几片芯片，每片的地址范围，做出连接图。第三十四页，共四十一页，2022年，8月28日D8~D15A13A1RDWR“1”D0~D7WEOEA12A0CS26264CS1≥1D0~D7A13A1RDWR“1”D0~D7WEOEA12A0CS26264CS1≥1A18A17A15A16IO/MA19GG2AG2BCABA14Y0Y1≥174LS138AoBHE第三十五页，共四十一页，2022年，8月28日字位扩展根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：（M/L）×（N/K）第三十六页，共四十一页，2022年，8月28日字位扩展例用16K×1位的芯片组成64KB的存储