注册电气工程师专业基础考试数字电子基础4

3.6.1

时序逻辑电路的特点及组成

特点：1）存储电路，因而具有记忆能力。2）电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。

3.6时序逻辑电路1组成:由组合逻辑电路和存储电路两部分组成。组合电路存储电路Z1ZjY1YrQ1QrX1Xi输入信号输出信号存储电路的输入输出状态逻辑电路中存在反馈，时序电路的输出由电路的输入和电路原来的状态共同决定。2逻辑关系方程：X(X1，…Xi)Q(Q1，…Qr)Y(Y1，…Yr)Z(Z1，…Zj)各信号之间的逻辑关系方程组：Z＝F1(X，Qn)

输出方程 Y＝F2(X，Qn)

驱动方程Qn+1＝F3(Y，Qn)

状态方程3分类：时序电路同步：异步：存储电路里所有触发器有一个统一的时钟源没有统一的时钟脉冲45673.6.2时序逻辑电路的分析步骤和方法一般步骤:（1）根据给定的时序电路图写出下列逻辑方程式：1)各触发器的时钟信号CP的逻辑表达式；2)时序电路的输出方程；3)各触发器的驱动方程；（2）将驱动方程代入相应触发器的特征方程，求得各触发器的次态方程，也就是时序逻辑电路状态方程。（3）根据状态方程和输出方程，列出该时序电路的状态图，画出状态图或时序图。（4）用文字描述给定时序电路逻辑功能的逻辑功能。8【例】分析下图所示的同步逻辑电路。9解：（1）写出各逻辑方程1）输出方程

2）驱动方程（2）驱动方程代入相应的D触发器的特征方程，得各D触发器的次态方程10（3）列出状态表、画出状态图和时序图这里要注意是：且没有输入信号X。

00000100101001010001111010000110101011010011111011状态图与时序图12（4）功能分析由时序图可以看出：在正常情况下，各触发器轮流出现一个宽度为CP周期的脉冲信号，称为脉冲分配器或节拍脉冲产生器。另外从状态图可看出：电路如处于其他5个状态为无效状态时，在CP脉冲的作用下，电路可回到有效序列，这种能力称为电路具有自启动能力。13【例】分析下图所示逻辑电路。（异步时序）14解：（1）写出各逻辑方程式1）各触发器的时钟信号的逻辑方程CP0=CP（时钟脉冲源），上升沿触发。CP1＝Q0，仅当Q0由0→1时，Q1改变，否则Q1保持。2）输出方程

3）驱动方程

15（2）各触发器的次态方程

CP由0→1时，有效Q0由0→1时，有效16（3）列出状态表、画出状态图和时序图

/Z00↑↑11/001↑000/010↑↑01/011↑010/117状态图与时序图18（4）功能分析

由状态图和时序图可以看出：该电路是一个异步四进制减法计数器，Z是借位信号。也可把该电路看作一个时序信号发生器。输出序列脉冲信号Z的重复周期是4TCP，宽度为1TCP。193.6.3计数器1.概念与功能用来计算时钟脉冲个数的电路，具有计数、分频和定时等功能。2.分类（1）按计数的脉冲引入方式有同步和异步计数器；（2）按计数的变化规律有加法器、减法器和可逆计数器；（3）按计数的计数数制有二进制、十进制和任意进制计数器。203．同步二进制计数器【例】由JK触发器组成的同步二进制计数器如图所示，试分析该电路的逻辑功能。例3-12解214.JK触发器构成的异步二进制加法计数器（JK悬空为1）225．同步计数器74LS161介绍

74LS161是四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。23逻辑功能示意图

清零端置数端使能端EPET进位端C输入端D3~D0输出端Q3~Q024输入输出逻辑真值表

25逻辑功能

（1）异步清零。当CR=0时，计数器清零，与CP脉冲无关，所以称为异步清零。（2）同步置数。当LD=0，CR=1，CP脉冲上升沿到来时，并行输入数据d3d2d1d0被置入计数器，计数器输出为d3d2d1d0。由于脉冲发生在CP的上升沿时刻，故称为同步置数。（3）保持。当且EP=ET=0时，计数器处于保持状态，输出不变。（4）二进制加法计数。当且EP=ET=1时，计数器处于计数状态。随着CP脉冲上升沿的到来，计数器对CP脉冲进行二进制加法计数，每来一个CP脉冲，计数值加1。当计数值达到15时，即d3d2d1d0=1111时，进位输出C=1。26反馈清零法

只要在异步清零输入端加一低电平，使CR=0，74LS161的输出会立刻从当时那个状态回到0000状态。27反馈置数法。

在计数过程中，可以将其输出的任一状态通过译码，产生一个预置信号反馈至预置输入端，使LD=0，在下一个脉冲CP脉冲作用后，计数器就把预置输入端的数据预置到计数器，预置信号消失后，计数器就从被预置的状态开始重新计数。283.6.4寄存器

寄存器主要部件是触发器，一个触发器可存1位二进制代码，存储n位二进制代码的寄存器则需要n个触发器。常用左、右移位寄存器。

294位寄存器

CP上沿作用下，使1D～4D端数据并行存入寄存器，即寄存于输出端1Q-4Q端。RD是清零端。

30RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q34位数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器组成并行输入方式00001101寄存数码1101触发器状态不变31四位右移寄存器32寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF233

3.7脉冲波形的产生3.7.1多谐振荡器

性质：是一种自激振荡电路，无稳定的状态。它在接通电源后无需外接触发信号就能产生矩形脉冲信号。

主要用途：信号源。

34RC环形多谐振荡器353.7.2单稳态触发器单稳态触发器是一种只有一个稳定状态的电路。单稳态触发器须有一个触发信号

RC环节，它决定暂态时间的长短。输出信号宽窄用途：常用于脉冲波形变换（即宽窄波形的相互变换）、定时等。36373.8数模和模数转换3.8.1D/A转换器

使用最多的D/A转换器是R-2R的T形电阻网络D/A转换器。

38i∑=vO=－i∑Rf=二进制数与模拟电压vO成