NO52同步时序电路 (2)课件

第五章同步时序电路§5.5集成化的同步时序电路一、寄存器寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。触发器：控制门：

构成常用正边沿D触发器或电位触发器。在同一接收命令的作用下控制所有触发器同时接收信息。单一寄存器：寄存器堆：

分类一个封装内只装一个寄存器。一个封装内装有多个寄存器。常用的集成化同步时序电路主要有:寄存器、移位寄存器和计数器。74175型四D触发器中，当接收命令（即时钟脉冲CP）到来时，数码便送到寄存器保存起来。由于寄存器中触发器的状态改变是与时钟脉冲CP同步的，故称为同步送数方式。

利用触发器的置（复）位端也可实现送数，达到寄存数码的目的，这种工作方式称为异步送数，寄存器状态改变的时刻与时钟脉冲CP无关。

在这两个寄存器中，数码的各位是并行输入的，寄存器寄存的数码也是并行输出的。1.单一寄存器输入输出74175型四D触发器的逻辑图1DRdC1Q4D11DRdC1Q3D21DRdC1Q2D31DRdC1Q1D4CK置0F1F2F3F4Rd是异步清零控制端。D1～D4是并行数据输入端，CK为时钟脉冲端。Q1～Q4是并行数据输出端。12345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q74LS374低电平有效正边沿触发八D寄存器：三态输出共输出控制共时钟2.寄存器堆二、移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)1.移位寄存器的逻辑结构SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0＝1011在存数脉冲作用下，Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2下面将重点讨论蓝颜色电路—移位寄存器的工作原理。QQDQQDQQDQQD移位脉冲CP0串行输出3210D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出321010110110

0110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态

Q3Q2Q1Q0＝1011用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001QA1DC1R&&&11DC1R&&&11DC1R&&&11DC1R&&&111111&1QBQCQDCLRCKDRDLS0S1ABCD2.集成化移位寄存器74LS194三、寄存器和移位寄存器的应用1.组成寄存器堆使能数据输入地址Q1Q2Q3Q4D1D2D3D4Q1Q2Q3Q4D1D2D3D4Q1Q2Q3Q4D1D2D3D40ABCD1897寄存命令译码器直接清零8×4寄存器堆2.串行-并行变换并行输出清零串行输入D6～D0转换完成信号S0S1CK1QA1QB1QC1QD1S0S1CK2QA2QB2QC2QD2DRDRA1B1C1D1A2B2C2D274LS194(1)74LS194(2)Q1Q2Q3Q4Q5Q6Q7Q811CLRCLR1CK1S1S0=11并行输入S1S0=01右移0清零1并行输入(S1S0=11)2右移(S1S0=01)3右移(S1S0=01)4右移(S1S0=01)5右移(S1S0=01)6右移(S1S0=01)7右移(S1S0=01)8并行输入(S1S0=11)CKCKQ1Q2Q3Q4Q5Q6Q7Q8操作000000000清零1D60111111并行输入(S1S0=11)2D5D6011111右移(S1S0=01)3D4D5D601111右移(S1S0=01)4D3D4D5D60111右移(S1S0=01)5D2D3D4D5D6011右移(S1S0=01)6D1D2D3D4D5D601右移(S1S0=01)7D0D1D2D3D4D5D60右移(S1S0=01)8D6'0111111并行输入(S1S0=11)七位串入并出状态表CLR寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0

D0D1

11111

10D0

CK并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)七位并入串出状态表0D0D1D2D3D4D5D6并行输入(S1S0=11)右移(S1S0=01)123456784.序列信号发生器74194CK∧RD10STARTCLRQAQBQCQDS1S0CKQAQBQCQD00001000110011101111011100110001序列顺序循环由移位寄存器和组合反馈网络组成，从移存器的某一输出端可以得到周期性的序列码。1设计步骤：①根据给定序列信号的循环长度M，确定移存器位数n，2n-1＜M≤2n。②确定移位寄存器的M个独立状态。将给定的序列码按照移位规律每n位一组，划分为M个状态。若M个状态中出现重复现象，则应增加移存器位数。用n+1位再重复上述过程，直到划分为M个独立状态为止。③根据M个不同状态列出移存器的状态顺序表和反馈函数表，求出反馈函数F的表达式。④检查自启动性能。⑤画逻辑图。QAQBQC100001011111111110100QAQBQCQD1001001101111111111011001001划分六个状态为100、001、011、111、111、110。其中状态111重复出现。重新划分六个独立状态为1001、0011、0111、1111、1110、1100。无重复状态。QAQBQCQDF10011001110111111110111001100110011③列状态顺序表和反馈激励函数表，求反馈函数F的表达式。××1××××1110×××0×0001111000011110QAQBQCQDF(DL)10100100100100110010010111001110主01111111000000011000101101101101④检查自启动性能。不能自启动⑤画逻辑电路。移位寄存器用一片74LS194，组合反馈网络可以用SSI门电路实现。电路中，采用了门电路实现反馈函数。74LS194QAQBQCQDS1S0DL10111CPFZCP四、同步计数器计数器——用以统计输入脉冲CP个数的电路。计数器的分类：（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。1.二进制同步计数器（1）二进制同步加法计数器由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。

然后分析状态图，选择适当的JK信号。计数脉冲序号电路状态等效十进制数Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000（2）二进制同步减法计数器分析4位二进制同步减法计数器的状态表（略），很容易看出，只要将各触发器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。（3）二进制同步可逆计数器2.集成二进制同步计数器举例（1）4位二进制同步加法计数器74161①异步清零。74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。（2）4位二进制同步可逆计数器741913.非二进制同步计数器N进制计数器又称模N计数器。当N=2n时，就是前面讨论的n位二进制计数器；当N≠2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。集成十进制计数器举例：

8421BCD码同步加法计数器741608421BCD码同步加法计数器74160五、集成同步计数器应用例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。1．计数器的级联2．组成任意进制计数器（1）异步清零法异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。××01×××1××11××11Q3Q2Q1Q00001111000011110（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。×××1×××1××01××11Q3Q2Q1Q00001111000011110（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。1×1×1×11101