2014年数字逻辑电路指导书

实验一门电路逻辑功能及测试一．实验目的1．熟悉门电路逻辑功能2．熟悉数字电路学习机使用方法二．实验仪器及材料１．DVCC-D2JH通用数字电路实验箱2．器件74LS0074LS0874LS8674LS32二输入端四与非门二输入端四与门二输入端四异或门二输入端四或门1片1片1片1片三．实验内容测试门电路逻辑功能（例如74LS00）1、在实验板14引脚区找到与非门74LS00芯片，按右图接线，输入端接Ｋ0—Ｋ15(开关量输入端任意两个),输出端接Ｌ0—Ｌ15（开关量输出任意一个)将电平开关按下表置位，分别测出其逻辑状态．输入输出1001120101Y2、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能3、信号对门的控制作用利用与非门控制输出．用一片74LS00按图接线，Ｓ接任一电平开关，用发光二极管观察Ｓ对输出脉冲的控制作用．四．实验报告1．按各步聚要求填表。２．回答问题：（１）怎样判断门电路逻辑功能是否正常？（２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？实验二组合逻辑电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试2、验证半加器和全加器的逻辑功能二、实验器件74LS00二输入端四与非门1片74LS86二输入端四异或门74LS32二输入端四或门74LS08二输入端四与门三、实验内容1片1片1片１、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如右图（1）在学习机上用异或门和与门接成以上电路。A、B接电平开关Y、Z接电平显示。（2）按下表要求改变A、B状态，填表输入端BA00011011输出端YZ２、测试全加器的逻辑功能。（1）按右图接线，A、B、C接电平开关，SO、C接发光二极管（2）按下表要求改变A、B、C状态，填表A00001111B00110011C01010101SOCO四、实验报告（１）按要求填表（２）分析如何使用适当的门电路实现半加器与全加器的功能实验三译码器、数据选择器和总线驱动器一、实验目的1、熟悉集成译码器。2、了解集成译码器应用。二、实验仪器及材料74LS1383—8线译码器2片74LS153双4选1数据选择器1片74LS244单向三态数据缓冲器1片74LS245双向三态数据缓冲器1片74LS20四输入端二与门三、实验内容1片1、译码器功能测试图3.1为3—8线74LS138引脚图。表3.1为74LS138功能表，其中A2、A1、A0为地址输入端，～为译码输出端，S1、、为使能端。表3.1为74LS138功能表，当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋＝X时，或S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。表3.1输入输出S1+00000000A2A1A0111111110000111100110011010101010111111110111111110111111110111111110111111110111111110111111110２、用一片74LS138和适当的与非门实现全减器的功能（1）写出全减器的真值表（2）画出实现其功能的逻辑电路图3、用两片74LS138组合成一个4—16线译码器，理解3.2电路接线图，并进行实验验证逻辑功能4、数据选择器的测试及应用（1）将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表。（2）用双4选1数据选择器74LS153实验全加器a写出设计过程b画出接线图c验证逻辑功能输入输出A1A0Q10×0×00D0000011101D1D2D35、总线驱动器74LS244、74LS245逻辑功能测试74LS244是8路3态单向缓冲驱动,也叫做总线驱动门电路或线驱动。它有8个三态驱动器,分成两组，分别由控制端1G和2G控制，可以增加信号的驱动能力，其引脚图与功能表如下：输入输出AYLLHLHXLHZ74LS245为双向三态数据缓冲器，可以双向传输数据，具有双向三态功能，既可以输出，也可以输入数据，内部有16个三态驱动器，每个方向8个其中为控制端，DIR端控制驱动方向。当=0时：DIR=1数据方向从左到右（输出允许）DIR=0数据方向从右到左（输入允许）74LS245引脚图与功能表如下：输入数据传送方向DIRLLHL