模拟电子电路4_第1页
模拟电子电路4_第2页
模拟电子电路4_第3页
模拟电子电路4_第4页
模拟电子电路4_第5页
已阅读5页,还剩30页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第3章场效应管(FieldEffectTransistor)FET:利用电场效应控制其电流的正向受控器件特点:工艺简单,占用芯片面积小,输入阻抗高(107Ω以上)

MOS型(金属-氧化物-半导体Metal-Oxide-SemiconductorFET或MOSFET)分类结型(JunctionFET,或JFET)内容:场效应管的工作原理、特性和模型

3.1MOS场效应管增强型(EnhancementMOS或EMOS)分类耗尽型(DepletionMOS或DMOS)

N沟道(Channel)导电类型P沟道一、N沟道EMOS场效应管1、结构2、工作原理工作条件:PN结必须反偏(含零偏),源极一般与衬底相连,所以VDS必须为正值。工作过程:(1)沟道的形成①②VGS>0→指向衬底的电场→吸引电子,排斥空穴→空间电荷(b图)③VGS↑→电子薄层→N+NN+→导电沟道(N)(c图)开始形成沟道的VGS为开启电压—VGS(th)④VGS↑→沟道宽度↑→导电能力↑→ID↑(2)VDS对沟道的控制(VGS>VGS(th))①VDS>0(很小),ID随VDS线性增加②VDS↑→沿沟道有电位梯度→近漏极沟道深度变窄→电阻↑→ID上升斜率↓→ID增加缓慢VDS↑→VGD↓(VGD=VGS-VDS)→VGD=VGS(th)→近漏极端的电子层消失→沟道预夹断(A)④VDS再增大,电压的大部分将降落在夹断区(此处电阻大),而对沟道的横向电场影响不大,沟道电压也从此基本恒定下来。所以随VDS的增大,ID基本恒定,从此进入恒流区。

(3)沟道长度调制效应VDS↑→A点略左移→沟道长度↓→电阻↓→ID↑(略)3.伏安特性(共源)输出特性N沟道增强型MOSFET的输出特性如图所示。它与NPN型晶体三极管共发射极的输出特性相似,它也分为恒流区(饱和区)、可变电阻区(非饱和区)、截止区和击穿区。1.非饱和区预夹断前VGS>VGS(th)VDS<VGS-VGS(th)ID同时受VGS、VDS控制μn——沟道电子运动的迁移率;

Cox——单位面积栅极电容;

W——沟道宽度;

l——沟道长度;

W/l——MOS管的宽长比。在MOS集成电路设计中,宽长比是一个极为重要的参数。简化VDS很小,忽略二次项ID与VDS呈线性→电阻(受VGS控制)2.饱和区(放大区、恒流区)预夹断后,VGS>VGS(th)VDS>VGS-VGS(th)·曲线平坦,VGS对ID控制能力强。·VDS对ID的控制能力弱。正向受控作用:VGS控制ID平方律关系→转移特性转移特性曲线主要特点为:

(1)当VGS<VGS(th)时,ID=0。

(2)当VGS>VGS(th)时,ID>0,VGS越大,ID也随之增大,二者符合平方律关系,计沟道长度调制效应3.截止区:VGS≤VGS(th),导电沟道未形成,ID=0。4.击穿区VDS↑→PN结雪崩击穿→ID↑↑VGS过大→SiO2绝缘层的击穿(永久性损坏)二、N沟道耗尽型MOSFET(DepletionNMOSFET)

1、结构增强型N沟道MOSFET在VGS=0时,管内没有导电沟道。而耗尽型则不同,它在VGS=0时就存在导电沟道。因为这种器件在制造过程中,在栅极下面的SiO2绝缘层中掺入了大量碱金属正离子(如Na++或K++),这些正离子的作用如同加正栅压一样,在P型衬底表面产生垂直于衬底的自建电场,排斥空穴,吸引电子,从而形成表面导电沟道,称为原始导电沟道。P沟道N沟道2、伏安特性由于VGS=0时就存在原始沟道,所以只要此时VDS>0,就有漏极电流。如果VGS>0,指向衬底的电场加强,沟道变宽,漏极电流ID将会增大。反之,若VGS<0,则栅压产生的电场与正离子产生的自建电场方向相反,总电场减弱,沟道变窄,沟道电阻变大,ID减小。当VGS继续变负,等于某一阈值电压时,沟道将全部消失,ID=0,管子进入截止状态。相应的VGS称为夹断电压VGS(th)

。输出特性曲线(a)和转移特性曲线(b)三、各种类型MOS管的符号及特性对比下图给出各种N沟道和P沟道场效应管的符号。各种管子的输出特性形状是一样的,只是控制电压UGS不同。各种场效应管的转移特性和输出特性对比

(a)转移特性(b)输出特性各种管子的输出特性形状是一样的,只是控制电压VGS不同。四、分析方法用两种办法确定直流工作点,一种是图解法,另一种是解析法。联立求解,解二次方程,有两个根,舍去不合理的一个根,留下合理的一个根便是求得静态工作点。。3.2结型场效应管

结型场效应管(JunctionFieldEffectTransistor)简称JFET,有N沟道JFET和P沟道JFET之分。下图给出了JFET的结构示意图及其表示符号。N沟道JFET,是在一块N型硅片两侧通过高浓度扩散制造两个重掺杂P++型区,形成两个PN结,将两个P++区接在一起引出一个电极,称为栅极(Gate),在两个PN结之间的N型半导体构成导电沟道。在N型半导体的两端各制造一个欧姆接触电极,这两个电极间加上一定电压,便在沟道中形成电场,在此电场作用下,形成由多数载流子——自由电子产生的漂移电流。将电子发源端称为源极(Source),接收端称为漏极(Drain)。在JFET中,源极和漏极是可以互换的。一、工作原理(以N沟道为例)工作条件:PN结反偏(含零偏),VGS为负→VDS为正1、VGS对ID的控制因为栅源电压为负,PN结反偏,在栅源间仅存在微弱的反向饱和电流,所以栅极电流IG≈0,这就是结型场效应管输入阻抗很大的原因。(a)VGS=0,沟道最宽,ID最大;(b)VGS负压增大,沟道变窄,ID减小;当栅源负压VGS加大时,PN结变厚,并向N区扩张,使导电沟道变窄,沟道电导率变小,电阻变大,在同样的VGS下,ID变小;(c)VGS负压进一步增大,沟道夹断,ID=0当|VGS|加大到某一负压值时,两侧PN结扩张使沟道全部消失,此时,ID将变为零。我们称此时的栅源电压VGS为“夹断电压”,记为VGS(off)。可见,栅源电压VGS的变化,将有效地控制漏极电流的变化,这就是JFET最重要的工作原理。2、VDS对ID的控制(1)VDS>0(较小)→ID随VDS线性增加(2)VDS↑→沿沟道有电位梯度→近漏极反偏电压最大→PN结→沟道宽度↓→电阻↑→ID增加缓慢(a)图(3)VDS↑→VDG↑→靠近漏区的PN结变厚,当VGD=VGS(off)→沟道在漏极附近被局部夹断(称为预夹断),如图(b)所示。(4)VDS再增大,电压主要降到局部夹断区,而对整个沟道的导电能力影响不大。所以VDS的变化对ID影响很小。预夹断点:二、伏安特性曲线1.非饱和区(可变电阻区)当VDS很小,VDS<VGS-VGS(off)时,即预夹断前如图(a)所示,VDS的变化直接影响整个沟道的电场强度,从而影响ID的大小。所以在此区域,随着VDS的增大,ID增大很快。受VGS控制的线性电阻2.恒流区(饱和区)恒流区相当于双极型晶体管的放大区。其主要特征为:当VGSoff<VGS<0时,ID与VGS符合平方律关系,VGS对ID的控制能力很强。转移特性和转移特性曲线(图b)IDSS——饱和漏电流,表示VGS=0且预夹断时的ID值;3.截止区当VGS<VGS(off)|时,沟道被全部夹断,ID=0,故此区为截止区。若利用JFET作为开关,则工作在截止区,即相当于开关打开。4.击穿区随着VDS增大,靠近漏区的PN结反偏电压VDG(=VDS-VGS)也随之增大,PN结雪崩击穿,ID剧增。三、FE

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论