计算机组成原理复习三

第5章中央处理器

5.1CPU的基本功能和组成5.2

指令周期和时序信号发生器5.4微程序控制器

5.5并行处理技术5.6CPU举例

内容提要：

CPU是计算机硬件组成的核心部分。本章将详细介绍CPU的功能及基本组成，指令周期，时序信号发生器，微程序控制器及其设计技术，并行处理技术和典型CPU的结构等。5.1CPU的基本功能和组成

中央处理器CPU（CentralProcessingUnit）

计算机中用于解释和执行指令的部件（CU＋ALU）。

5.1.1CPU的基本功能5.1.2CPU的基本组成是计算机系统的核心,主要包括运算器和控制器。微型计算机的CPU是由一块超大规模集成电路组成,称为微处理器(Microprocessor),而大、中、小型计算机的CPU则由多块超大规模集成电路组成。5.1.1CPU的基本功能

1、指令控制—程序的顺序控制保证机器按顺序指向程序是CPU的首要任务，主要由PC及控制类指令的执行等实现。顺序寻址、跳跃寻址等

2、操作控制

依程序的顺序从内存取出指令，完成该指令功能需要的一系列操作控制信号，由控制器产生，完成操作。由执行指令的一系列微操作信号进行控制。3、时间控制—对各种操作实施时间上的控制执行每条指令都需要一系列的微操作控制信号，有不同的时序，必须进行严格的定时，主要由时序信号发生器等实现。4、数据加工—对数据实现算术和逻辑运算等的处理。数字化的信息通过程序由CPU的运算器加工处理成为需要的信息形式，这是利用CPU解题的主要目的。5.1.2CPU的基本组成PCARMBDR时序中断机构微操作信号发生器指令译码OPAPSW…ADDJMP…R0……Rn-2Rn-1移位器LALBGRSBALUAIR总线BUS图5.1典型计算机主机框图+1MOV内存储器控制器CU

运算器ALUBALUA5.1.2CPU的基本组成1．运算器ALU(ArithmeticandLogicUnit)计算机中用于实现数据加工处理、寄存等功能的部件。

（1）多功能算术逻辑运算部件ALU实现多种算术/逻辑运算。ALU并行处理的数据长度与字长有关。

（2）通用寄存器组GRS多通用寄存器是现代计算机系统结构的特点之一。存放操作数或保存中间结果，其速度大大高于主存。其优点主要是提高机器运算速度。

（3）程序状态字寄存器PSW记录ALU执行操作后的状态标志（如符号位S、溢出标志位O、进位借位C、0标志位Z

等），作为条件转移指令的“条件”使用。

ALU,输入端的多路选择器（MUX）,锁存器LA、LB，程序状态字PSW，ALU输出端的移位器SHIFT5.1.2CPU的基本组成

1．运算器ALU

（4）锁存器LA和LB

锁存来自GRS、PC或IR的偏移量等部件的数据，以便在ALU进行加工。

（5）移位器Shift

用于实现移位指令的功能。右移1位指令，结果位原操作数除2，比除法运算快很多。对字符的处理也方便很多。

（6）总线BUS

能为多个功能部件传送信息的一组信号传输线。用于连接各功能部件。5.1.2CPU的基本组成

2.控制器CU(ControlUnit)指挥计算机各部件按指令要求进行操作的部件。（1）控制器的主要功能①控制取出指令、解释指令和执行指令（提供下条指令地址）②中断控制——对异常情况和外部请求的处理③信息传送线的控制

存储器与控制器之间的信息流动—指令流；

存储器与运算器之间的信息流动—数据流。5.1.2CPU的基本组成2.控制器CU（2）控制器的基本组成①

指令部件指令寄存器IR—寄存现行指令码；程序计数器PC—指出要执行的指令在内存的地址；两种工作方式：计数器方式（顺序方式），PC自动递增；接收方式，PC从总线接收转移地址指令译码器ID—对IR中指令译码，解释指令、产生相应的控制信号。②

时序部件——产生非常稳定的时序信号a.

脉冲源及启停电路；b.

信号的产生及控制部件—周期节拍发生部件。5.1.2CPU的基本组成3．指令流和数据流

(2)

数据流

—在数据通路中流动的信息。主要有三类：①从内存读出数据，运算结果送回内存。A→AR，READ，DR→BUS→ALU（加工处理）→内存②从寄存器读出数据，运算结果送回GRS或内存。Ri→ALU→BUS→GRS或内存。③从内存读出的内容作为访存地址。A→AR，READ，DR→BUS→AR。5.2指令周期和时序发生器5.2.1指令周期5.2.2时序发生器

5.2.3控制器基本控制方式5.2.1指令周期1．基本概念

（1）指令周期—取出并执行一条指令所需的时间

通常指令周期的长短与指令的复杂程度有关。来自寄存器和内存，周期不同

（2）CPU周期——机器周期

—将指令周期划分为若干个相对独立的操作阶段

每阶段称为一个CPU周期或主状态周期.指令的运行过程可分为取指令、读取操作数及执行(包括写结果)三个基本工作周期。

（3）节拍电位

—CPU周期包括若干个完成微操作的节拍电位

（4）节拍脉冲

与节拍电位相配合，完成数据加工与传送。举例

一个周期划分成若干节拍，以控制不同操作控制步的顺序执行。为了产生操作控制信号并使某些操作能在一拍的时间内配合工作，常在一拍之内再设置一个或多个工作脉冲。例1某组合逻辑控制的计算机三级时序

典型机器三级的时序体制W0说明：IF－取指周期

W0，W1－节拍

m*－预置脉冲，清0mRC－外设工作脉冲

m－工作脉冲

IFmRCW1m*m取指周期FETCH包含两个节拍电位W0，W1每个节拍电位包含三个脉冲m*，mRC，m优点：CPU周期、节拍电位、节拍脉冲三级。时序信号的严格同步，准确一致m脉冲前沿：对从电位前沿开始传送并加工得到的数据进行打入；后沿：用于节拍或同时包含CPU周期的转换控制信号例2微程序控制的计算机二级时序节拍脉冲、节拍电位二级置µAR启动CM微指令→MIR微指令执行置执行结果取微指令1执行微指令1取微指令2执行微指令2微周期1微周期2微指令串行执行方式的时序图5.2.1指令周期

2．指令周期举例

（1）CLA指令的指令周期

CLA指令功能：将累加器AC清0。

取指令PC＋1指令译码执行指令取下条指令PC＋1开始取指周期执行周期图5.5CLA指令的指令周期5.2.1指令周期

2．指令周期举例

ADD30；功能：（AC）+（30）→AC

取指令PC＋1指令译码取出操作数取下一条指令开始取指周期取操作数周期图5.8ADD指令的指令周期执行加操作执行周期（2）ADD指令的指令周期

①CPU周期信号发生器：产生CPU周期信号。

通常，机器运行期间，任一时刻仅处于一个CPU周期状态。

②节拍周期信号发生器：产生节拍电位T1〜T4。

在定长CPU周期中，每个CPU周期含有相同的节拍电位数。在不定长CPU周期中，CPU周期含有不同的节拍电位数。特点：

时间利用率高,

控制较复杂。图5.12组合逻辑控制器的时序关系CPU周期(取指)CPU周期(取数)CPU周期(执行)节拍电位T1节拍脉冲P1节拍电位T2节拍脉冲P2节拍电位T3节拍脉冲P3节拍电位T4节拍脉冲P4主频clock③节拍脉冲信号发生器：产生节拍脉冲信号P1〜P4

节拍电位和节拍脉冲时间关系固定。

时钟脉冲源

为时序发生器提供频率稳定、电平匹配的方波时钟脉冲信号。组成：由石英晶体振荡器、与非门等组成。5.2.3控制器基本控制方式控制方式：形成控制不同操作序列的时序信号的方法。1．同步控制方式每一步操作均由统一的时序信号来控制的控制方式。指控制序列中每步的执行，都由确定的具有基准时标的时序信号来控制。每个时序信号的结束就意味着所要求的操作已经完成。

同步方式的时序信号通常由周期、节拍和脉冲组成。

特点：具有统一的时钟信号。

（1）定长指令周期

每条指令含有相同的CPU周期数，每个CPU周期含有相同的节拍电位数。

特点：时序简单，但时间利用率低。（2）不定长指令周期、定长CPU周期

按指令需要确定CPU周期，但每个CPU周期时间相同。

特点：时间利用率较高。

（3）变长CPU周期、定长节拍电位

指令周期和CPU周期不固定，但CPU周期含有的节拍电位按需确定。

特点：时间利用率高，但控制电路复杂。5.2.3控制器基本控制方式

2．异步控制方式（可变时序）

按实际需要确定每条指令，每个操作所需要的时间，称为异步控制方式。做法：

由前一微操作执行完毕时产生的“结束”信号作为下一微操作的“起始”信号。特点：时间利用率高，但控制结构复杂，用器件多。不仅要区分不同指令所对应的操作序列的长短，而且要区分其中每个操作的繁简，按每条指令、每个操作的需要而占用时间的一种控制方式。5.2.3控制器基本控制方式

3．联合控制方式

是同步和异步控制方式的结合。

将各种指令可公共起来的微操作安排在固定的周期、节拍中，对难以公共的微操作信号，则以执行部件的“回答”信号作为本次操作的结束，部分统一，部分区别对待。现代计算机大多采用同步控制方式或联合控制方式。5.4微程序控制器

5.4.1微程序控制器的基本原理

5.4.2

微命令编码

5.4.3微地址的形成方法

5.4.4指令的微程序举例5.4.1微程序控制器的基本原理

根据每条指令执行的阶段性，将所需微操作信号以二进制编码形式存入存储器，按序依次读出执行，即可实现指令的功能。微程序设计技术是利用软件方法来设计硬件的一门技术。

1．基本概念

①微命令:

控制部件（如CU）通过控制线向执行部件(如ALU、M、I/O等）发出的命令。

②微操作:执行部件接受微命令后所进行的操作。

（1）微命令和微操作5.4微程序控制器的基本原理

（2）微指令和微程序

①微指令:在一个CPU周期中，一组实现一定操作功能的微命令的组合。

微指令的基本格式：P字段下址字段操作控制顺序控制图5.20微指令的基本格式…………

操作控制字段用于产生微命令。

顺序控制字段用于确定下一条微指令的地址。

1．基本概念5.4.1微程序控制器的基本原理

1．基本概念（2）微指令和微程序

②微程序:由若干微指令组成，用以实现指令功能的程序。微命令微指令微程序机器指令系统组合

组合

组合

机器指令

a．

微程序设计用类似程序设计的方法，组织和控制机器内部信息的传送和互相的联系。b．

微程序设计任务设计微指令，编制微程序5.4.1微程序控制器的基本原理

1．基本概念（3）

微周期

执行一条微指令和取出下一条微指令所用的时间。取第i条(a)串行执行方式第i微指令周期执行第i条取第i+1条执行第i+1条第i+1微指令周期取第i条(b)并行执行方式第i微指令周期执行第i条取第i+2条执行第i+2条第i+1微指令周期

执行第i条取第i+1条执行第i+1条第i+2微指令周期第i+3微指令周期图5.21串行执行方式和并行执行方式的微周期5.5并行处理技术5.5.1指令流水线5.5.2并行性概念

5.5.1指令流水线1．指令流水线原理

（1）问题的提出

串行执行方式存在部件利用率不高（有闲置时间）的问题。

CPU周期使用部件闲置部件取指令PC，MS，IR等ALU，GRS取数MSPC，ALU，GRS执行ALU，GRSPC，MS（2）流水线工作原理

①指令周期三个主要过程：图5.30

指令周期的三个过程段取数取指执行②指令执行过程的时空图a．非流水线时空图

I1I1I1I2I2I2I3I3I3I1I2I3空间S时间T执行取数取指（a）非流水线时空图b．标量流水线时空图I1I1I1I2I2I2I3I3I3I4I4I4I1I2I3空间S时间T执行取数取指（b）标量流水线时空图I4图5.31非流水线与流水线对比

c.

超标量流水线时空图I1I3I5I2I4I6I1I3I5I7I2I4I6I8I1I3I5I7I9I2I4I6I8I10I1I2I3I4I5I6执行取数取指空间S时间T（C）超标量流水线时空图有两条或两条以上指令流水线小结:

①非流水线指令的执行是串行的；

②标量流水线从满载起，每经1个周期做完一条指令；

③超标量流水线，提高了吞吐量，但需二套（或二套以上）流水线的硬件及其他电路。

5.5.1指令流水线

2．流水线中的主要问题及解决方法

（1）资源相关

在同一机器时钟周期内争用同一个功能部件所发生的冲突。

时钟指令12345I1取指译码取数执行I2取指译码取数执行I3取指译码取数在时钟3发生争用内存的问题—资源相关。

解决方法：

①增设一个存储器，将指令和数据分开存放；

②将取指操作推迟一个时钟进行；

③采用双端口存储器。（2）数据相关

在程序中，一条指令的执行需等前一条指令执行完后才能进行，则有数据相关。

例：

取数译码取指ADD执行取数译码取指SUB4321

时钟指令解决方法：

①推迟ADD指令的取数操作；②采用数据旁路（内部向前）技术，直接把结果送给下一条指令。（3）转移相关

由条件转移指令引起。转移条件要等到下一条指令执行完才形成

解决方法：

①延迟转移法：加入空操作，等待转移条件形成。

②猜测法：选择出现概率较高的分支进行指令预取。

5.5.1指令流水线

3．流水线工作方式的特点

①具有时间的并行性；②流水线分工越细，可同时运行的指令越多，吞吐率就越高。但需增加硬件，控制更复杂；③流水线每个阶段的执行时间应尽量一致；④流水线充满（满载）时达到最大的吞吐率。

5.5.2并行性概念

1．并行性的含义

同时性——指两个或者两个以上事件在同一时刻发生。并发性——指两个或者两个以上事件在同一时间间隔内发生。5.5.2并行性概念2．并行处理技术的主要形式

（1）时间并行—时间重叠

让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件的各个部分，从而赢得高速度。实现方式：采用流水处理部件。（2）空间并行——资源重复例：奔腾CPU采用的超标量流水技术。用多个相同部件处理多个事件。实现方式：多处理器系统和多计算机系统或单处理器系统。

(3)时间并行+空间并行既采用时间并行性又采用空间并行性。5.6CPU举例5.6.1Intel8088CPU5.6.2IntelPentiumCPU

5.6.3PowerPCCPU本章小结主要内容

CPU是计算机硬件组成的核心部分。本章详细介绍

1CPU的功能及基本组成

2指令周期和时序信号发生器

3微程序控制器及其设计技术

4并行处理技术，流水线技术

第5章

典型习题与解答指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）5个过程段，共有12条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期100ns。（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（3）求流水处理器的加速比。解：

（1）12条指令连续进入流水线的时空图如图5.39所示。

WBMEMEXIDIF1111122222333334444555667121212121211111110109

0t1

t2

t3

t4

t5

t6

t7……t12

t13

t14

t15

t16

时间T12345678

空间S（段号）图5.39流水线时空图第6章总线及其互联结构6.1总线的基本概念6.2总线接口6.3总线的仲裁、定时和数据传送模式6.4微机常用的总线标准内容提要：

介绍总线的基本概念，总线的连接方式，总线接口，总线的仲裁、定时及事务类型，PCI、ISA等总线。6.1总线的基本概念

6.1.1总线的分类、特性与标准化6.1.2总线的连接方式（总线的设置）6.1.1

总线的分类、特性与标准化（1）内部总线

CPU芯片内部连接各寄存器及运算器等部件之间的总线。

总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。2、单处理器系统的总线类型1、什么叫总线？特点：速度极高。（2）系统总线CPU同计算机系统的其他高速功能部件，如存储器、通道等互连的总线。包括地址、数据和控制信号线，电源线等。

多台计算机之间，或计算机与一些智能设备之间的连接总线。一般包括数据线和控制线。（3）外总线特点：速度较快。特点：速度较低。3、总线的特性（1）物理特性指总线的物理连接方式，包括总线的根数、总线的插头、插座的形状，引脚线的排列方式等。（2）功能特性描述总线中每一根线的功能(例如AB、DB、CB)。（3）电气特性定义每根线上信号的传递方向(IN/OUT)及有效电平范围。（4）时间特性定义每根线在什么时间有效，即各信号有效的时序关系。4、总线的标准化

（1）微机系统采用的标准总线：

ISA总线(16位，带宽8MB/S)

EISA总线(32位，带宽33.3MB/S)

VESA总线(32位，带宽132MB/S)

PCI总线(32位，带宽132MB/S，允许64位)（2）总线带宽指总线本身所能达到的最高传输速率。

单位：MB/s(兆字节每秒=106B/s)

使各厂家不同实现方法的相同功能部件可互换使用。【例6.1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？【解】

设总线带宽用Dr表示，总线时钟周期用表示，一个总线周期传送的数据量用D表示，根据定义可得(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHZ

，求总线带宽是多少？【例6.1】解：

64位=8B，6.1.2总线的连接方式(总线的设置)特点：（1）每个设备(主存单元、GRS、I/O寄存器等)被指定一个总线地址；（2）所有设备的通信方式是一样的（异步通信）。优点：系统结构灵活，可扩充性强。缺点：机器速度受单总线速度的限制。1、单总线结构

用一组系统总线连接CPU、内存和I/O接口。CPU主存MSI/O接口I/O设备I/O设备图6.1单总线结构系统总线I/O接口2、双总线结构

各部件可通过系统总线交换信息，并可实现直接内存储器存取(DMA)操作。优点：系统结构灵活，可扩充性强，吞吐量大。缺点：增加了硬件的复杂性。

CPU主存

MSI/O接口I/O

接口图6.2双总线结构存储总线系统总线……I/O

设备I/O

设备

（1）存储总线

是CPU与内存交换信息的高速存储总线。设置存储总线的好处：减轻系统总线的负担。（2）系统总线

3、三总线结构

是多个外设与通道之间进行数据传送的公共通路。优点：系统效率高。缺点：硬件代价高。CPU

主存图6.3三总线结构

存储总线系统总线I/O

接口I/O

接口……I/O

设备I/O

设备IOP(通道)I/O总线（1）存储总线（2）系统总线

是CPU、内存和通道间进行数据传送的公共通路。

（3）I/O总线4、总线结构对计算机系统性能的影响（1）最大存储容量

在单总线系统中，外围设备占用了部分存储空间，使内存储器容量小于最大存储容量。（2）指令系统在单总线系统中，访问内存和外设采用相同的指令（地址不同），不需专门的I/O指令；但在双总线系统中，访存操作和访问外设操作采用不同的指令。（3）吞吐量—指流入、处理和流出系统的信息的速率三总线系统的吞吐能力比单总线系统强得多。

6.2总线接口6.2.1总线的数据传送方式6.2.2接口的基本概念

6.2.1总线的数据传送方式

数据从低位开始逐位依次传送的方式。1、串行传送（1）波特（Baud）

（2）异步串行传送

异步串行码的字符格式：

起始位（1）+数据位（5～8）+奇偶校验位（1）+停止位（1）

在串行传送方式中，每秒钟能传送的最多二进制位数。单位：b/s（3）同步串行传送

将若干个字符组成一个数据块，在数据块的开始和结尾处用同步字符作标志进行的串行传送。同步与异步相比的特点：速度快，但需同步，接口硬件复杂。

（4）串行传送方式的特点：

只需一根传输线，成本低，适合远距离的传送，但速度慢。

例：

假设某串行总线传送速率是960个字符/秒，每一个字符格式规定包含10个数据位，问传送的波特数是多少？每个数据位占用的时间（位周期）是多少？【解】波特数为：

10位/字符×960字符/秒＝9600（波特）每个数据位占用的时间Tb是波特数的倒数：

Tb

＝1/9600＝0.000104（s）＝104（μs）2、并行传送

数据的各位通过各自的传输线同时传送的方式。

特点：速度快，但需更多的传输线，适用于近距离部件间的数据传送。6.2.2接口的基本概念

指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。1、接口(广义)I/O设备适配器(接口)：连接主机和外设之间的逻辑部件。主机I/O

接口(适配器)地址线

外围设备数据线

控制、状态线图6.5外设和主机的连接方法2、接口的基本功能

(1)交换主机与外设的状态信息，如控制外设的启停，传送外设的忙、闲信息等；(2)匹配主机与外设的速度差异；(3)实现数据格式转换；(4)实现主机与外设之间的数据交换。3、接口的分类(按外设供求数据方式的不同分)(1)串行数据接口接口与设备侧，数据按序逐位传送的接口。(2)并行数据接口

接口与设备和主机之间数据并行传送的接口。并行串行主机串行数据接口外围设备并行并行主机并行数据接口外围设备6.3总线的仲裁、定时和数据传送模式

6.3.1总线的仲裁6.3.2总线的定时6.3.3总线数据的传送模式6.3.1总线的仲裁主方（主设备）可以启动一个总线周期的功能模块，例如CPU、I/O设备。(2)从方（从设备）被主方指定与其通信的功能模块，例如存储器、CPU。(3)总线占用期

主方持续控制总线的时间。(4)为什么要仲裁？为解决多个主设备同时竞争总线控制权，必须有总线仲裁部件。1、概述

(5)常用的仲裁策略

a.公平策略

在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。

b.优先级策略

I/O模块的总线请求采用优先级策略。(6)仲裁方式——集中式仲裁和分布式仲裁。6.3.2总线的定时

(1)总线上信息传送过程的五个阶段：请求总线→总线仲裁→寻址→信息传送→状态返回。(2)定时

事件出现在总线上的时序关系。(3)常用的两种定时方式同步定时和异步定时

1、概述6.3.3总线数据传送模式

1、读、写操作读操作——由从方到主方的数据传送操作；写操作——由主方到从方的数据传送操作。2、块传送操作

CPU与内存储器之间数据块传送采用一次多倍字长的猝发式传送。在超标量流水线中十分有用3、写后读、读修改写操作广播——允许一个主方对多个从方进行写操作。广集——将选定的多个从方数据在总线上完成“与”(AND)或“或”(OR)操作，可用于检测多个中断源。

只给出地址一次，或进行先写后读操作(用于校验)或进行先读后写操作，不留间隙，(用于在多道程序中对共享存储资源的保护)。4、广播、广集操作6.4微机常用的总线标准

6.4.1

ISA、EISA总线6.4.2

VESA局部总线6.4.3

PCI总线

■

主板上的“处理器-主存”总线经常是特定的专用总线，而用于连接各种I/O模块的I/O总线和底板式总线（通常是标准总线）可在不同的计算机中互用。

■

计算机工业界已经开发出了各种总线标准

使机器的扩充和新设备的连接更加方便

为计算机制造商和外围设备制造商提供了一种规范

按照同样的标准和规范生产各种不同功能的芯片、模块和整机

这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性

使整个计算机系统的可维护性和可扩充性得到充分保证6.4.1ISA、EISA总线

①共98根信号线（PC/XT总线62根增加36根）可进行8或16位数据传送。②24位地址线，可寻址224＝16MB。③支持64KBI/O地址空间，15级硬中断和7级DMA通道。④最高时钟频率为8MHz，即带宽为16MB/S⑤支持8种总线事务类型：存储器读/写，I/O读/写，中断响应/DMA响应，存储器刷新，总线仲裁。

1、ISA总线的特点：

◆ISA（IndustrialStandardArchitecture）总线是IBM公司1984年为推出PC/AT机而建立的系统总线标准。所以也叫AT总线。2、EISA总线的特点

①与ISA兼容，共198根信号线；②32位地址线，可寻址232＝4GB；③数据线宽度32位，可进行8、16或32位数据传输；④最高时钟频率8.3MHz，即带宽为（32/8）×8.3＝33.2（MB/s)；⑤支持多总线主控和猝发式传输，可充分发挥32位微机的功能。◆它从CPU中分离出了总线控制权，是一种具有智能化的总线，支持多总线主控和突发传输方式。◆EISA(ExtendedIndustrialStanderdArchitecture)总线是一种在ISA总线基础上扩充的开放总线标准。6.4.2VESA局部总线

①能按CPU速度高速访问主存；②支持CPU与视频系统或硬盘之间以32位操作；③带宽128MB/s（32MHz）到132MB/s（33MHz）；④支持CPU直接与高速外设控制器挂接。

特点：

缺点：①只能在486CPU环境中工作；②VESA是局部总线，需和其他总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。6.4.3PCI总线◆PCI（PeripheralComponentInterconnect）总线是继VL总线之后推出的又一种高性能的32位局部总线。◆PCI规范是公开的，它受到许多微处理器和外围设备生产商的支持，因此不同厂家生产的PCI产品是相互兼容的。◆PCI是一种高带宽、独立于处理器的总线。主要用于高速外设的I/O接口和主机相连；如：图形显示适配器、网络接口控制卡、磁盘控制器等。6.4.3PCI总线

是一种高带宽而且与CPU无关的标准总线，又是至关重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力。PCI总线频率为33MHZ，若CPU为32位，则带宽为：

33×(32÷8)＝132(MB/s)

1、多总线结构（1）HOST(“宿主”)总线

是连接主存和CPU(包括多个CPU)的系统总线。（2）PCI(PeripheralComponentInterconnect)总线（3）LAGACY总线

①三种桥 HOST桥、PCI/LAGACY桥和PCI/PCI桥②桥的功能连接两条总线，使彼此间相互通信。可以是ISA，EISA，MCA等性能较低的传统总线，支持中、低速I/O设备。（4）PCI总线体系结构中的桥及其功能图6.10

PCI总线典型配置结构框图处理器/cache处理器/cache

主存控制器主存

HOST/PCI桥HOST总线PCI总线

PCI/PCI桥LANSCSIPCI设备PCI设备

PCI/LAGACY桥中低速I/O设备LAGACY总线(ISA,EISA,…)返回◆PCI总线的主要特点（3）它比VL总线的速度更快。

第一，它支持无限突发传输方式；而VL仅支持有限的突发数据传送，所以VL总线速度不如PCI总线。

第二，PCI总线支持并发工作，即挂接在PCI总线上的外设能与CPU并发工作。（1）它与CPU的时钟频率无关，采用自身33MHz的总线频率，（2）数据线宽度为32位，可扩充到64位；所以数据传输率可达132MB/s～264MB/s。（4）一个或多个PCI总线通过PCI桥（PCI控制器）和处理器总线相连；而处理器总线只连接处理器/Cache、主存储器和PCI桥。（5）PCI桥的使用使PCI总线独立于处理器，并且PCI桥提供了数据缓冲功能。（6）高速的PCI总线和低速的E(ISA)总线之间通过PCI桥相连接，使得系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。（7）可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接。本章小结

主要内容：

总线的基本概念及总线的连接方式：单、双、三总线接口：串行、并行总线的仲裁：链式查询、计时器定时查询、独立请求总线定时方式：同步定时、异步定时数据传送模式：读/写、数据块、写后读和读修改写

PCI、ISA等常用总线标准第7章输入输出系统

内容提要：输入输出系统简称为I/O系统，它包括I/O设备、I/O接口、I/O管理部件及有关软件。

常用外设的工作原理，外设与主机交换信息的方式。重点介绍程序直接控制方式，程序中断方式，DMA方式以及通道方式等。

第7章输入输出系统

7.1

输入输出设备

7.2

直接程序控制方式

7.3

程序中断方式

7.4

直接内存访问（DMA）方式7.5通道方式

7.1输入输出设备

7.1.1I/O设备概述1.外设的功能

提供人－机之间、机器与机器之间的信息交往。

7.1.1I/O设备概述

既可以作为输入设备，也可以作为输出设备。例如：磁表面存储器。

2.外设的分类（1）按外设的功能分类①输入设备

能将人们熟悉的信息形式变换成计算机所能接收并识别的信息形式。例如键盘、鼠标等。②

输出设备

能将计算机内的二进制信息转换成人或其他设备所能接受和识别的信息形式的设备。例如：显示器、打印机等。③

输入输出兼用设备(2)按外设所起的作用分类

①人-机交互设备

在人与计算机之间起交流信息作用的设备。例如：键盘、鼠标、光笔、触摸屏、扫描仪、摄像机、打印机、显示器、绘图机、语言合成器等。③机-机通信设备②外部存储设备与主存、Cache构成三级的存储系统。例如：磁表面存储器、光盘存储器。

计算机与计算机之间联系所用的通讯设备。例如：调制解调器及其他网络通信设备、过程控制设备A/D、D/A。7.1.1I/O设备概述

3.I/O设备的特点：

①

I/O设备由信息载体、设备及设备控制器组成；②

I/O设备的工作速度比主机要慢得多；③

各种I/O设备的信息类型和结构不相同；④

各种I/O设备的电气特性也不相同。

1.字符和数字的输入设备――键盘(1)键开关

如：机械簧片式、干簧片式、薄膜式和导电橡胶式等。

①

触点式键开关（键按下时有抖动现象）7.1.2输入设备

特点：结构简单，便宜，开关特性好；但寿命短，可靠性较差。7.1.2输入设备

当键被按下时，电容量C增大，容抗变小，高频信号耦合到放大器输入端，经放大整形输出键信号。

②

无触点式键开关（无抖动现象）如：电容式、霍尔效应式键开关电容式键开关的原理：

1.字符和数字的输入设备――键盘(1)键开关

S为电容两个极板的面积，d为极板间的距离。........................驱动极振荡器检测极输出放大器驱动极检测极基极活动极泡沫减震块键杆复位弹簧键帽（a)(b)图7.1电容式键开关的原理和结构返回1）鼠标器

①机电式鼠标器2．非键盘输入

组成：塑胶滚动圆球，滚轴，光栅轮，发光二极管和光敏三极管组成光电检测电路。

工作过程：当移动鼠标器，塑胶圆球滚动时，会带动滚轴及其上的光栅轮旋转。因为光栅轮上的开槽处透光，未开槽的地方遮光，使得光敏三极管接收到的发光二极管发出的光线时续时断，而产生不断变化的高低电平，形成脉冲电信号，可根据脉冲信号的数量测量位移量。◆鼠标器（mouse）是一种相对定位设备。它不像键盘那样能进行字符或数字的输入，主要是在屏幕上定位或画图用。

2．非键盘输入

7.1.2输入设备

2）扫描仪——以数字形式再现图像的输入设备。

（1）扫描技术

①电荷耦合器件（CCD）

由很多细小的探测器构成的固态电子元件，这些探测器可以寄存模拟电荷量，其值正比于照射它的光强度。

图7.3CCD平板扫描仪原理图②光学倍增管（PMT）

采用光电倍增管作为光探测器的鼓型扫描仪。特点：质量和可靠性较高，但价格较高。

光源反射镜透镜CCD

A/D

计算机W原图图7.3CCD平板扫描仪原理图返回3．汉字识别与手写输入

台湾的中华第一笔，中科院的汉王笔，北大方正的如意笔，唐人笔和香港的易达笔等。

（1）

特点：手写输入自然，灵活（2）

书写中文输入设备：7.1.2输入设备7.1.2输入设备4．语音识别与输入利用人的自然语言实现人－机对话。

7.1.3输出设备

1．显示设备－以可见光的形式传递和处理信息的设备。

（1）显示设备概述字符显示器、图形显示器、图像显示器。

①显示设备的分类(b)按显示信息内容分类：(a)按显示器件分类：阴极射线管（CRT）显示器液晶显示器（LCD）等离子显示器(PDP)、发光二极管显示器（LED）等。7.1.3输出设备1．显示设备

（1）显示设备概述彩色显示器—表现为颜色的不同。如：用4位表示一个像素可有16级灰度，用1个字节表示灰度，则有256级灰度。

②分辨率和灰度级(a)分辨率：显示器所能表示的像素个数。如：17英寸彩显，分辨率：1024×768，或1280×1024等。像素越密，分辨率越高，图像越清晰。

(b)灰度级：

单色显示器—指所显示的像素点亮暗差别的级数；7.1.3输出设备1．显示设备

（1）显示设备概述③刷新和刷新存储器

(a)刷新：为获得稳定的图像显示而使电子束重复扫描屏幕的过程，称为刷新。一般采用电视的标准——50次/秒，当前达85次/秒。(b)刷新存储器：(视频存储器或显存)用来存储一帧图像信息，以提供刷新图像的信号。其容量由图像分辨率和灰度级共同决定。例如：分辨率1024×1024，256灰度级，则需容量为1024×1024×8=8Mb=1MB7.1.3输出设备1．显示设备

（1）显示设备概述④随机扫描和光栅扫描

逐行扫描：场频等于帧频。隔行扫描：帧频＝偶数场+奇数场。

(a)随机扫描：控制电子束在CRT屏幕上随机运动，从而产生图形和字符（电子束只在需要做图的地方扫描）。优点：画图速度快，图像清晰；缺点：驱动系统较复杂，价格较贵。

(b)光栅扫描：电子束自左至右，从上到下扫描整个屏幕。

图7.6光栅扫描与扫描电流tiH.DY垂直扫描···水平扫描正扫回扫水平扫描周期iv.DY正扫回扫(a)(b)垂直扫描周期t例如：一屏显示80×25=2000个字符，VRAM容量为2KB，第一行最左边字符的ASCII码存放在000H单元中，最右边字符ASCII码存放在04FH(即十进制79)单元中，最后一行最右边字符ASCII码存放在7CFH（1999）单元中。

a.视频存储器VRAM——存放要显示字符的ASCII码。

注意：字符ASCII码的存放位置与其在屏幕上的显示位置相对应。b.字符发生器(ROM)——存放要显示字符的字形点阵码。

CRT寄存器···…字符灰度脉冲字符发生器（ROM）并／串移位寄存器字符的ASCII编码点脉冲行计数器计数脉冲（b）字符发生器的构成图7.9点阵式字符发生器···b.字符发生器(ROM)——存放要显示字符的字形点阵码。b.字符发生器(ROM)——存放要显示字符的字形点阵码。即：

（1000001

0000）=20H

A的ASCII码

光栅地址

存放位置以字符ASCII码为高位地址、光栅地址为低位地址的ROM单元中。例如：字符A的第一行点阵码为20H，‘A’=1000001，光栅地址为0000。则第一行点阵码20H存放在ROM的100

00010000号单元中。c.定时控制电路(d)垂直地址计数器：控制屏幕一行行字符的显示。（给出字符在VRAM的行地址）

控制显示器逐点、逐字、逐行、逐屏地刷新显示。(a)点计数器：配合水平方向扫描线和点阵码产生辉亮脉冲。(b)水平地址计数器：对一行字符的显示进行控制，即送出该行字符的VRAM列地址。(c)光栅地址计数器：与要显示的字符ASCII码配合，给出光栅的字符一行点阵的地址。点振荡器频率f的确定：

f=50×7×(80+16)×(7+3)×(25＋7）=10.752(MHz)②CRT显示字符的工作过程d.移位寄存器用串行方式将视频串行数据流送到显示器。

a.访问VRAM，读出要显示字符的ASCII码；b.顺序地多次访问字符发生器，逐步读取该字符对应每条水平扫描线上的点阵码；c.将并行格式的点阵码送到视频移位寄存器；（3）图形或图像显示器①

刷新存储器图形：是用计算机表示和生成的图，称为主观图像。表示图形只需存储绘图命令和坐标点，无须存储每个像素点。图像：由摄像机摄取下来存入计算机的数字图像，称为客观图像。容量＝分辨率×灰度级（颜色深度）∵刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率【例7.2】刷存的重要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72Hz，计算刷存总带宽应为多少？解：∴1024×768×3B×72/s=169869312B/s

刷存总带宽应为169869312B/s÷50%=339738624B/s

（3）图形或图像显示器④

图形图像适配器

②

显示控制电路控制显示器的工作过程，提供定时信号。③

视频接口由刷新存储器读出的图形或图像光点信息串行化后，通过视频接口送到CRT去显示。（4）IBMPC机的显示标准①MDA标准（单色字符显示系统）

9×14点阵、80列×25行字符、分辨率:720×350。②

CGA标准（彩色图形/字符显示系统）兼容字符和图形两种方式。字符方式：8×8点阵；图形方式：640×200(二色)或320×200(四色)③EGA标准（增强型图形适配器）字符方式：8×14点阵；图形方式：640×350(16色)（4）IBMPC机的显示标准④VGA标准（视频图形阵列）字符方式：9×16点阵图形方式：640×480(16色)、320×200(256色)⑤TVGA标准（超级视频图形阵列）字符方式：9×16点阵；图形方式：1024×768(256色)⑥

XGA标准（智能型图形适配器）2．打印设备（硬拷贝设备）(1)打印设备的分类①

按印字原理分类非击打式——采用电、磁、光、喷墨等物理、化学方法印刷字符，如静电、激光、喷墨等。击打式——使印字机构与色带和纸相撞击而打印字符，如针型、球型、菊花瓣型、活字鼓等。②

按工作方式分类

串行打印机—逐字打印的打印机。并行打印机—一次可输出一行字符的打印机。7.2直接程序控制方式

7.2.1I/O设备的组织方式及其与主机的信息交换方式

1．组织方式（1）针对异步性，采用自治控制方式。

I/O设备独立于主机之外，由I/O控制器完成大多数功能，CPU只需给予很少的支持。（2）针对实时性，选用层次结构方法。

（3）针对设备无关性，采用分类组织方式。

按工作速度，工作方式和使用场合进行分类。7.2.1I/O设备的组织方式及其与主机的信息交换方式2．信息交换方式

(1)

直接程序控制方式(2)

程序中断方式(3)

直接内存访问（DMA）方式(4)

通道方式(5)

I/O处理机（IOP）方式图7.15外部设备与主机连接的原理7.2.2I/O

接口的编址1.I/O接口的编址

（1)统一编址法

将内存的部分地址空间划分给外设，即外设与主存统一编址。

例:PDP-11机，分配给外设的存储空间：

(160000)8

~(177570)8优点:

访问外设与主存一样方便，灵活，不需专门的I/O指令。缺点:

占用了主存的部分空间。7.2.2I/O

接口的编址1.I/O接口的编址

（2)单独编址法

OP设备码6位用I/0指令的地址码字段指定外设。

可配备外设数量26=64，但设备码(00)8不用，(77)8表示控制台指令,实际可配备62台。

例:某机的I/O指令2.I/O指令的功能

（1）控制设备进行某些动作，如启动，停止，磁带倒带等；

（2）测试设备的状态，如“忙”，“就绪”等；

（3）传送数据。（1）设备选择电路决定本设备是否为CPU所选中的设备。

3.直接程序控制I/O方式的接口

设备Ready寄存器①S数据总线地址总线

动作开始控制寄存器1就绪数据缓冲器设备选择1

忙输入数据CPU④③⑥②⑤动作结束图7.17直接程序控制方式接口示意图（2）数据缓冲寄存器①

输入缓冲器IBR

存放输入设备读出的数据，然后送往主机。

②

输出缓冲器OBR

暂存主机送来的数据，以便送给输出设备。

设备Ready寄存器①S数据总线地址总线

动作开始控制寄存器1就绪数据缓冲器设备选择1

忙输入数据CPU④③⑥②⑤动作结束图7.17直接程序控制方式接口示意图（3）设备状态标志用以标志设备的工作状态，经CPU读入分析。设备Ready寄存器①S数据总线地址总线

动作开始控制寄存器1就绪数据缓冲器设备选择1

忙输入数据CPU④③⑥②⑤动作结束图7.17直接程序控制方式接口示意图4.直接程序控制流程图启动设备查询设备状态传送数据内存地址递增传送量递减关闭设备

就绪？

传送完？AANYYN图7.18程序控制流程图5．对直接程序控制I/O方式的评价（1）简单，容易控制，接口硬设备少。

（2）CPU和外设串行工作，CPU效率低。

（3）应用：适用于单用户时，主机只输入或输出而无任何其他事干的场合。

7.3程序中断方式

7.3.1中断的基本概念

1.什么叫中断?

当某种事件发生时，计算机暂停当前执行的程序，转向为该事件服务，服务完毕返回原程序继续执行，这种功能称为中断。2.什么叫中断系统?

硬件中断机构以及包括接口中断部分线路和软件服务程序，统称为中断系统。3.为什么要有中断?

(1)

实现主机与外设(包括多台外设)的并行工作；(2)

故障的诊断和处理；(3)

实时控制：对于随机出现的事件应在规定时间里作出响应并处理；(4)人-机联系的控制台请求(多道程序情况下)。7.3.1中断的基本概念4.中断的类型(1)按中断源性质与CPU的关系分:①

处理机内的中断②

系统内外设的中断中断内中断外中断（强迫中断）自愿中断强迫中断指令中断硬件故障软件故障外设请求人的干预7.3.1中断的基本概念

4.中断的类型(2)中断按处理方式的不同分:

①

程序中断

利用中断服务程序对引起中断的事件进行处理的中断。

7.3.1中断的基本概念4.中断的类型

(2)中断按处理方式的不同分:

①程序中断

优点：能完成较复杂的处理(如掉电处理等)，有较高的灵活性(软件)，CPU效率较高。缺点：开销大，对高速外设无能为力。7.3.1中断的基本概念程序中断与调用子程序比较:b.子程序的执行受主程序或上层子程序的控制，而中断程序与被中断的程序毫无关系；

c.不存在多个程序同时要求执行一个子程序的情况，但可能发生多个中断源要求CPU服务的情况。

共同点：程序转向不同点：a.通常，程序中断有随机性，转子程序有可重入性；

4.中断的类型

(2)中断按处理方式的不同分：②

简单中断

7.3.1中断的基本概念

暂停处理机的数据传送操作，插入一个外设与内存之间的数据传送操作。

优点：速度快，适用于高速外设。

缺点：费器材，只能处理简单事件。

4.中断的类型

(3)按中断请求的可屏蔽性分:

7.3.1中断的基本概念①可屏蔽中断中断请求需在CPU的IF＝1（或IM＝0）才能被响应。②不可屏蔽中断（NMI）中断请求不受IF（或IM）的控制，均能被响应。5.多级中断

7.3.1中断的基本概念从中断服务程序中转入新的中断服务程序。

多级中断原则：优先级别高的中断源可以中断优先级别低的中断源的服务程序。7.3.2程序中断处理过程

（1）中断源的中断请求（2）中断请求的排队判优（3）中断响应（4）中断处理（5）中断返回YNYYN当前指令执行周期DMA周期发中断应答INTA接收中断向量VA中断处理程序实体设置新的中断范围保护寄存器开中断恢复寄存器关中断(0→IF)PC,PSW入栈中断返回(恢复PSW,PC)下条指令取指周期取中断处理程序入口地址送入PC,有不可屏蔽中断?有可屏蔽中断?CPU允许中断IF=1?有DMA请求?中断响应周期硬件完成软件完成NN7.3.3中断系统应解决的问题

1.中断源的中断请求

（1）中断源引起中断的设备或事态，称为中断源。（2）中断源的状态标志表示中断源工作情况的标志。7.3.3中断系统应解决的问题1.中断源的中断请求（3）中断请求信号的记录和传送

①中断请求信号的记录设置中断请求触发器CIRQ，记录中断请求信号。CIRQ=1向CPU请求中断，CIRQ=0无请求中断。

置“1”CIRQ

的条件：a.

准备好/完成位R=1b.中断允许位I=1或IM=0

而内部中断只要有错误发生时，就应发出中断请求。7.3.3中断系统应解决的问题中断请求的排队判优（排优）（1）单线请求（链式查询）的排优①

所有外中断源的中断请求由INTR传送给CPU；②

CPU执行地址询问指令，发出INTA信号，将当时请求中断的优先中断源的中断向量送回CPU；③

请求中断的优先中断源得到服务。（2）独立请求的排优7.3.3中断系统应解决的问题3．中断响应

CPU中止现行程序的执行，转向中断服务程序的过程。(2)CPU响应可屏蔽中断的条件(1)响应过程应该解决的问题①关键性硬件状态的保存；②中断请求设备的识别；③响应速度的提高。①CPU处于允许(开放)中断的状态；②无DMA请求，至少有一个中断源请求中断；③通常一条指令执行完。7.3.3中断系统应解决的问题5．中断返回执行中断返回指令（IRET），实现中断返回。IRET指令的功能：

堆栈中的PC(断点)→PC，PSW→PSW寄存器。

7.3.3中断系统应解决的问题6．中断的屏蔽(1)中断的屏蔽封锁中断源的中断请求功能。(2)为什么要屏蔽?①

为能按多级中断原则实现中断嵌套，需要屏蔽技术；②

为能动态改变中断的响应次序，需要屏蔽技术。如I0、I1、I2、I3都不屏蔽，则响应优先权：I0→I1→I2→I3，若这4个中断源都提出中断请求，则中断处理过程是：7.3.3中断系统应解决的问题6．中断的屏蔽（3）如何屏蔽？①

给中断源设置“屏蔽触发器Mask”，通过屏蔽指令（MSKO）填入屏蔽码，达到屏蔽目的。

或者②给设备状态寄存器的“允许中断位I”由指令写入0而达到屏蔽目的。

3．中断方式程序切换

设置地址指针设置中断向量清除中断屏蔽开中断保护寄存器开中断中断处理程序数据传送指针修改恢复寄存器设置屏蔽位中断返回主程序结束NINTR→INTR→INTR→图7.31中断方式程序切换示意图Y4．程序中断I/O方式与直接程序控制I/O方式的比较

（1）设输入设备工作速度为1000B/S

程序直接控制：每输入1个字节的数据，占用CPU1ms时间。（2）若用上述中断服务程序处理（共17条指令）设指令周期200ns，则接受1个字节数据占用CPU的时间为：

200×17＝3400（ns）＝3.4微秒则程序中断与程序直接控制方式占用时间之比：

3.4µs/1ms＝0.34％（3）中断服务的额外开销共17条指令：用于数据输入及参数修改占6条。其他如保护、恢复等占11条。若指令周期相等，额外开销占比例为：

11/（11＋6）＝64.7％ 7.4直接内存访问（DMA）方式

7.4.1DMA方式的基本概念

7.4.2DMA传送方式

7.4.3基本的DMA控制器和DMA数据传送过程

7.4.4选择型和多路型DMA控制器

7.4.1DMA方式的基本概念

如磁盘10万字节/秒，即1字节/10us，若采用程序中断方式，用20条指令处理1个字节的输入，指令周期1us，显然20us>10us。①采用程序中断方式，在数据交换频繁的时候，CPU开销仍很大；②对高速外设，如磁盘等来不及响应，造成数据丢失。1.问题的提出

优点：速度快，CPU效率高，适用于高速外设与内存交换信息。缺点：硬件线路复杂。2.DMA的概念DMA方式是一种在数据交换过程完全由硬件(DMA控制器)实现外设与内存直接交换信息的工作方式。3.DMA方式的优缺点7.4.2DMA传送方式

如:磁盘，1字节/32us，内存存储周期Tmc=1us，则内存空闲31us。优点：控制简单，适用于数据传输率很高的设备成组数据传送。缺点：在DMA控制器访问内存阶段，内存有空闲。1.在DMA工作时,停止CPU访问内存的操作。DMA不工作DMA不工作DMA工作CPU不执行程序