PPT-07 第7章 TMS320DM642最小系统设计

2023/2/4机械工业出版社Page1第7章TMS320DM642最小系统设计

【学习目标】了解DSP系统的设计过程掌握DSP最小系统的构成与设计熟悉硬件设计与调试技巧2023/2/4机械工业出版社Page2第7章TMS320DM642最小系统设计

DSP应用系统的设计过程

7.1最小系统构成

7.2电源设计

7.3系统复位电路设计7.42023/2/4机械工业出版社Page3第7章TMS320DM642最小系统设计

时钟电路设计

7.5JTAG仿真口的设计

7.6硬件设计与调试技巧

7.72023/2/4机械工业出版社Page47.1DSP应用系统的设计过程2023/2/4机械工业出版社Page57.2最小系统构成

DSP最小系统就是指没有输入扩展、输出扩展，除了片内通信通道也没有通信扩展的基本独立的、功能极其有限的DSP系统。DSP最小系统的设计是DSP硬件设计中最基本也是最重要的一步，这是因为：1）最小系统是DSP系统硬件设计的基础2)DSP最小系统的设计与DSP芯片结合的最紧密3）最小系统正常工作是整个DSP硬件系统正常工作的基础2023/2/4机械工业出版社Page6最小系统构成

2023/2/4机械工业出版社Page77.3电源设计

低功耗设计一直是嵌入式系统设计的重要指标。为了降低芯片功耗，TI公司TMS320C6x系列DSP芯片采用了双电源供电方案，即内核电压和I/O电压。降低内核电压可以降低芯片运行时的功耗。

2023/2/4机械工业出版社Page81供电系统设计

TMS320C6x系列DSP芯片采用双电源供电方案，即分为内核电压和I/O电压。对于TMS320DM642而言，该芯片的电源分为两种，即内核电源（CVdd）和I/O电源（DVdd），其中I/O电源采用3.3V电压，而TMS320DM642的不同后缀型号采用不同内核电压，通常采用线性稳压器件（LDO）产生电路系统的低压电源，LDO器件具有较宽的电压输入范围，通过其外围电路分压和滤波设计实现期望的电压。2023/2/4机械工业出版社Page92023/2/4机械工业出版社Page101.TPS54310芯片供电设计

2023/2/4机械工业出版社Page11VIN为电压输入引脚，输出电压Vo由电阻R4和R5的阻值决定，如果电阻R3阻值已定，电阻R4、R5和输出电压Vo之间满足关系式R4=(R5x0.891)/(Vo-0.891）。通过两片TPS54310芯片分别提供+1.4V和+3.3V电压，若电阻R5阻值为10kΩ，通过调节R4产生+1.4V和+3.3V电压，根据R4、R5和Vo之间的关系，当R4=17.5kΩ时，Vo=1.4V；当R4=3.74kΩ时，Vo=3.3V。2023/2/4机械工业出版社Page12为保证输出电压Vo的稳定性，电路中使用的电阻为精密电阻。在设计+1.4V和+3.3V电源时需要注意，DM642的内核电源要先于数字电源上电，提供+1.4V电压的TPS54310芯片PWRGD引脚要与提供+3.3V电压的TPS54310芯片SS/ENA引脚连接在一起，从保证两路电源上电时存在先后顺序。

2023/2/4机械工业出版社Page13同时，制作PCB电路板时一定要考虑模拟地AGND和电源地（PGND）隔离，防止地线干扰造成输出电压不稳定，另外，POWERPAD一定要和AGND相连，还要注意输入滤波电容和输出滤波电容要尽可能靠近芯片管脚处。电路板最好至少设置为2层板。

2023/2/4机械工业出版社Page142.PT64xx电源模块供电设计2023/2/4机械工业出版社Page15PT64xx的引脚非常简单，第一引脚为定位脚，第2~4引脚为输入电压，第5~8引脚为地，第9~11引脚为输出电压，第12引脚为调节输出电压引脚。如果使用电源的默认输出电压，则无需使用第12引脚。调节电阻需要非标准值的高精度电阻。调节电阻的计算公式为其中，Vn为新的输出电压值，Vo为原始的输出电压值，计算后电阻的单位为kΩ。

2023/2/4机械工业出版社Page162023/2/4机械工业出版社Page173.PTH0505W电源模块供电设计PTH0505W是TI公司推出的PTH电源模块系列的第二代高效能非隔离式电源模块。它的输入电压是5V，输出电流可达6A，效率可以达到95%，仅通过一个外接的电阻即可调节输出电压，调节的范围为0.8V—3.6V，电阻值可以按下式计算。2023/2/4机械工业出版社Page182023/2/4机械工业出版社Page192上电次序设计

由于要采用两套供电系统，需要考虑的一个问题是上电次序。在上电过程中，应当保证内核电源（CVdd）先上电，最晚也要与I/O电源（DVdd）一起加。关闭电源时，先关闭DVdd，再关闭CVdd。当然，系统设计是很难达到上电次序要求的。通常DVdd先上电时，必须保证在整个上电过程中，DVdd不会超过CVdd2V，而且整个上电过程必须在25ms内完成。

要求上电次序的原因：如果内核已经供电，周边I/O没有供电，对于DSP来说是没有问题的。反之，周边I/O已经供电，内核没有供电，那么芯片缓冲/驱动部分的三极管将处在一个未知状态，对于DSP来说将是非常危险的。硬件设计时必须增加安全保障部分，2023/2/4机械工业出版社Page207.4系统复位电路设计

为了确保DSP系统在上电后能够产生DSP芯片所需求复位脉冲，正确地初始化各内部寄存器，同时也保证其外围芯片电路的正常初始化，需要设计相应的复位电路。为了克服系统死机或程序“跑飞”现象，最有效的保护措施是采用“看门狗”（WatchDog）电路。2023/2/4机械工业出版社Page211复位与电源监控电路设计

系统的复位电路设计要求是，在系统上电后，提供一个150~200ms的复位脉冲。注意在系统中对低脉冲宽度和电平由低到高的时间都有比较严格的要求，所以不建议使用RC复位电路。

在双电源供电系统中，一个简单的办法就是设计两个电源监测器，分别检测内核电压和I/O电压。另外一种方法是采用TPS3707-18芯片同时监测内核电压1.4V和I/O电压3.3V。

2023/2/4机械工业出版社Page222023/2/4机械工业出版社Page232看门狗电路设计

由于DSP系统的时钟频率较高，在运行时会不可避免地发生干扰现象，严重时会出现系统死机或程序运行紊乱“跑飞”现象。为了克服这种情况，除了在软件上采取一些必要的保护措施外，硬件上也必须进行相应的处理。硬件上最有效的保护措施是采用“看门狗”（WatchDog）电路。

2023/2/4机械工业出版社Page24“看门狗”电路是具有监视功能的自动复位电路，这种电路除了具有上电复位功能外，还具有监视系统运行的功能，并能在系统发生故障或死机时再次进行复位。例如MAX706是MAXIM司的常用的一款专门提供“看门狗”功能的芯片。2023/2/4机械工业出版社Page25MAX706的第1脚是手动复位引脚，通过一个电阻连接到电源Vcc，再通过个按键连接到地，通常情况下为高电平。当按键按下时，该引脚由高电平转变为低电平，引起MAX706动作，从而使DSP芯片复位。MAX706的第4脚PFI和第5脚是低电源监控引脚，如果Vcc低于1.25V，MAX706将自动复位，如果不使用电源监控功能，则PFI直接接地，悬空。

2023/2/4机械工业出版社Page26如果使用电源监控功能，则该引脚连接到VCC。MAX706的第6脚WDI和DSP的I/O引脚连接，DSP的I/O引脚每隔一定的时间输出一个脉冲信号，MAX706收到此脉冲信号将其内部的WatchDog清0，如果DSP出现程序“跑飞”，MAX706将长时间收不到此脉冲信号，一旦超过1.6s,MAX706将自动复位DSP，DSP的程序将重新执行。MAX706的第7脚RESET上是电复位引脚，可以接到DSP的引脚；MAX706的第8脚为复位输出引脚，连接到DSP的引脚。2023/2/4机械工业出版社Page277.5时钟电路设计

任何DSP系统都需要在时钟的控制下工作，DSP的工作时钟不仅仅与外部晶振频率有关，还与DSP芯片内部的锁相环（PLL）倍频密切相关。2023/2/4机械工业出版社Page281外部晶振输入电路

2023/2/4机械工业出版社Page292锁相环（PLL）倍频

倍频是指在外部晶振的基础上乘以设定的倍数。C64xDSP内部时钟来自CLKIN引脚的单个时钟源。这个时钟驱动PLL，乘以倍频因子产生内部CPU时钟或者直接通过PLL产生内部CPU时钟。

DSP有一组引脚，可以用来调整DSP工作频率的高低，并由这些引脚的状态来决定DSP内部倍频的大小。

2023/2/4机械工业出版社Page30

为了使用PLL产生CPU时钟，外部的PLL滤波电路必须设计好。要得到时钟抖动最小，必须有干净的电源为C64xDSP和外部的晶振电路供电。最小的CLKIN上升和下降时间也要考虑。当设计PLL电路时，尽管精度为5%的电阻也能工作，但是建议使用精度为1%的电阻。另外，应该使用精度为10%的陶瓷电容，因为其具有低电感的优点。

2023/2/4机械工业出版社Page31尽量把PLL外部元件（C1,C2,和EMI滤波器）靠近DSP。为了得到最好性能，TI推荐所有的PLL外部元件放在板子的一侧，并且不要用跳线帽，开关或者类似的元器件。为了减小PLL的抖动，信号线和PLL外部元件（C1，C2和EMI滤波器）之间应该保留最大的空间。2023/2/4机械工业出版社Page322023/2/4机械工业出版社Page33ICS501是一款高效的倍频芯片，它的主要特点是：外接晶振的频率范围是5～27MHz，通过内部的锁相环PLL技术，可有9种工作方式。系统利用外部的25M有源晶振作为ICS501的输入，一部分ICS501倍频至50MHz，然后提供给DM642，DM642再利用片内锁相环PLL倍频至600MHz；另一部分ICS501倍频至100MHz后，直接提供给DM642的EMIF。2023/2/4机械工业出版社Page347.6

JTAG仿真口的设计

TMS320C6x系列DSP都集成了JTAG控制端口。JTAG(JointTestActionGroup，仿真测试引脚接口）是基于IEEE1149.1标准的一种边界扫描测试方式（Boundary-ScanTest）。结合仿真器和仿真软件（Emulator），可以访问DSP的所有资源，包括片内寄存器以及所有的存储器，从而提供了一个实时的硬件仿真与调试环境，便于开发人员进行系统软件调试。2023/2/4机械工业出版社Page352023/2/4机械工业出版社Page362023/2/4机械工业