微机原理第5章半导体存储器及其接口

第5章半导体存储器及其接口教学重点存储器的分类RAM存储器及其接口了解只读存储器ROM半导体存储器概述存储器是计算机系统中用来存储信息的部件（存放0、1形式的二进制编码），它是计算机中的重要硬件资源。从存储程序式的冯.诺依曼经典结构而言，没有存储器，就无法构成现代计算机。存储器的分类1、按存取速度和在计算机系统中的地位分类两大类：内存（主存）和外存（辅存）内存：CPU可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据。速度快，容量小，成本高外存：用来存放相对来说不经常使用的程序和数据，或需要长期保存的信息。外存只与内存交换信息，不能被CPU直接访问。速度较慢，容量大（海量存储器），成本低在微机系统中，存储器有三个层次:1、辅助存储器（外存）2、主存储器（内存）3、高速缓冲器（高缓）高缓速度最快、同样容量最小。解决了存储器与CPU在速度上的协调性。CPUCACHE主存（内存）辅存（外存）按存储介质分类：半导体存储器；磁表面存储器：(如磁带，磁盘，磁鼓，磁卡等）；光表面存储器（CD－ROM）；

按存取方式分类：随机存储器（RAM）只读存储器（ROM5.1.1半导体存储器的分类半导体存储器只读存储器（ROM）随机存取存储器（RAM）双极性MOS掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）FLASHROM静态RAM（SRAM）动态RAM（DRAM）5.1.1半导体存储器的分类1.RAM按制造工艺可分为双极型：速度快、集成度低、功耗大，一般用在高档微机中或用做CacheMOS型：速度慢、集成度高、功耗低。微机的主存储器一般为它。根据是否有刷新电路又可分为：静态RAM：以六管构成的触发器作为基本存储电路，存储的信息相对稳定，无需刷新电路；速度比DRAM快但集成度不如DRAM，功耗也较DRAM为大。动态RAM：以单管线路构成其基本的存储电路，因此集成度高，成本也相对便宜。但其中的信息易消失，故需要专门的硬件刷新电路。读写存储器RAM小结组成单元速度集成度刷新应用双极性RAM晶体管触发器最快低不要CACHESRAM六管触发器快低不要小容量系统DRAM极间电容慢高要大容量系统2.只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块的方式（Block）擦除5.2随机存取存储器RAM结构及工作原理分为双极型RAM和MOS型RAMMOS型RAM又分为SRAM和DRAM5.2.1SRAM速度快不需要刷新：简化了外围电路。片容量低、功耗大如图：双稳态触发器的A,B两管，A导通B截止，表示数据1，反之，A截止B导通表示0T1、T2构成双稳态触发器，T3,T4为负载管

读出时，CPU送出的地址码经行、列地址译码器译码，被选中的基本存储单元的行选线和列选线均为高电平，从而T5、T6、

T7、T8均导通，由触发器的A、B端输出分别驱动IO和/IO，再经读出放大器放大便可判别保存的信息是0还是1

写入时，同样由外部地址线经译码后开通T5~T8，将IO和/IO分别与A，B点相连，强制触发器变换到指定的稳定状态，从而实现写入功能。

一个基本的存储电路中只能存放二进制中的一个位。如果要形成大容量的记忆体，就必须将大量的存储电路有规则地组织起来，这样就构成了存储体。在存储体中，为了区别不同的存储单元，通过给每个单元一个惟一的编号——地址来选择不同的存储单元。RAM的结构示意图地址寄存地址译码存储体2m×N控制电路AB数据寄存读写电路DBOEWECS片选端CS*：有效时，可以对该芯片进行读写操作写WE*（WriteEnable）:控制写操作。有效时，数据进入芯片中相当于系统的WR*。输出OE*（OutputEnable）控制读操作。有效时，芯片内数据输出。相当于RD*。…①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作★存储矩阵★每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量（一般指的是位容量）与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数

M：芯片的地址线根数

N：芯片的数据线根数如果存储矩阵的容量为210×8表示：①每8个存储位分配一个地址，每个地址对应8个存储位。②8个存储位并行，要求8根数据线。③共有地址210个，即1K个地址空间。★地址译码器★

地址译码电路的功能是根据地址选中相应的存储单元，将其与数据总线连通两种内部译码方式：①单译码：1个存储单元对应1根地址译码输出线。②双译码：1个存储单元对应2根地址译码输出线，1译码线可选中1行或1列地址单元，当要选择1个单元时需要2根交叉选中。地址译码方式示意图（续）在上图中，存储单元的大小可以是一位，也可以是多位。如果是多位，则在具体应用时应将多位并起来。单译码：16个4位的存储单元双译码：1024个存储单元1个存储单元包括4个位也是1个存储单元SRAM芯片6264NCA12A7A6A5A4A3A2A1A0D0D1D2GND+5V-WE-CS2A8A9A11-OEA10-CS1D7D6D5D4D312345678910111213142827262524232221201918171615存储容量为：8K×828个引脚：13根地址线A12～A08根数据线D7～D02根片选-CS1、-CS2读写-WE、-OE6264③一个实际的例子-Intel6264HM6264:256B*32*8B==8K*8B即：需要12位（根）地址线，8K=213

A0-A12有8位（根）数据线，I/O0-7一个实际的例子-Intel2114Intel2114是一个1K×4位的SRAM。其外部引脚图如图6-8所示。存储容量为1024×4位18个引脚：10根地址线A9～A04根数据线I/O4～I/O1：相当于D0~D3片选CS*读写WE*：当其为低电平时，写入数据；为高电平时，读出数据；123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND5.2.2DRAM片容量高需要刷新用电容存储电荷原理保存信息。将晶体管电容的充电状态和放电状态分别作为1和0一、动态RAM的基本存储单元单管动态RAM的基本存储单元，由一支MOS管T和电容Cs组成。信息储在电容Cs上。地址译码线(行线)有效时选中该单元，使T管导通，电容CS和数据线D连通。写入时，外部驱动数据线D，并由D对电容cs充电或放电，改变其所存储的信息。

读出时，电容Cs经数据线D对数据线上的外部寄生电容Cd充电或放电，从而改变外部寄生电容Cd上的电压，读出所存储的信息。电容Cs的容量不可能很大，每次输出都会使Cs上原有的电荷泄放．存储的内容就被破坏(也即读出是“破坏性读出”)。为此每次读出后都需要进行再生(重新写入)，以恢复CS上的充放电状态。动态RAM存储器2164A存储容量为64K×116个引脚：8根地址线A7～A0（为了减少封装的引脚，采用行、列地址变换的方式）1根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*电源线VDD地线VSSN/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：2164A没有专门的片选信号。当CAS*信号有效时，即认为是片选信号。DRAM2164A的内部结构2164内部共有4个128×128的存储矩阵构成。每个128×128的存储矩阵有7条行地址和7条列地址线进行选择。当给定一个16位地址时，行地址的低7位(RA6~RA0)从每个矩阵中选择一行，列地址的低7位(CA6~CA0)从每个矩阵中选择一列，每个矩阵中被选择的行和被选择的列交汇处的单元被选中，最后由4选1的I／0门从4个矩阵的被选单元中选定一个(由RA7和CA7控制)，进行读或写。DRAM2164的读周期存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出TRC:RAS有效到数据读取时间TRAS:RAS保持时间TRCD:RAS与CAS信号间隔时间TASR:行地址领先于RAS的时间TRAH:行地址在RAS后的保持时间TCAH:列地址在CAS后的保持时间……DRAM2164的写周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元DRAM2164的读－修改－写周期TWCSTDS列地址地址

TWRTCAHTASCTASRTRAHTCASTRCDTRCTRASTDHDINWECASRASTRACDRAM2164的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“仅行地址有效”方法刷新行地址选通RAS*有效，传送行地址列地址选通CAS*无效，没有列地址芯片内部实现一行存储单元的刷新没有数据输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新5.3只读存储器ROM结构及工作原理一．ROM的分类按照数据写入方式特点不同，ROM可分为以下几种：（2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。（1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。（3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。（4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。（5）快闪存储器（FlashMemory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入10万次以上。1. ROM的内部结构由地址译码器和存储矩阵组成。二．ROM的结构及工作原理（1）掩膜式只读存储器MROM的内容是由生产厂家按用户要求在芯片的生产过程中写入的，写入后不能修改。

单元D3D2D1D001001110102010131111掩膜ROM的内容（2）EPROM（可擦除可编程ROM）顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程，编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1，编程就是将某些单元写入信息0EPROM基本存储电路EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图（3）EEPROM（电可擦除可编程ROM）用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行串行EEPROM：只有一位数据线EEPROM芯片2817A存储容量为2K×828个引脚：11根地址线A10～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存储容量为8K×828个引脚：13根地址线A12～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615（4）FlashROM：闪存Flash：闪存与EEPROM的区别：容量大与RAM的区别：寿命较短，编程较慢发展速度惊人，目前单片容量已达几Gb广泛应用于计算机技术的各个领域

5.4半导体存储器与CPU的接口技术在将RAM与CPU连接时，主要连接以下三个部分的信号线：数据线地址线读写控制线注意：！！！ 这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口5.4.1RAM与CPU的连接存储芯片与CPU总线的连接，还要考虑以下方面的问题：CPU的总线负载能力CPU的总线驱动能力有限，因此应考虑CPU能否带动总线上包括存储器在内的连接器件。必要时就要加上缓冲器。存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合。如果不能满足，可以考虑更换芯片，或在总线周期中插入等待状态TW存储器的地址分配和片选存储芯片与数据线的连接假设CPU是8位字长的8080，8位数据总线，16根地址线若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”（1）位扩充存储芯片的字(单元)数满足要求而位数不够

，需要对每个存储单元的位数进行扩展。

2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE2114容量1K*4，2片扩展为1K*8位扩展：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。而如果总的单元容量不足则需利用多个存储芯片扩充容量，用存储芯片的片选端对多个存储芯片（组）进行寻址；这种扩充简称为“地址扩充”或“字扩充”（2）字扩充P150字扩展：芯片的位数满足要求而字(单元)数不够，需要对存储单元数进行扩展。扩展原则：将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。Y00≥1ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y11A15A14A13A12A11A10～A0IO/MRDD7～D0A10～A0A10～A0A10～A0CSO7～O0O7～O0O7～O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138图6.18EPROM与CPU的连接将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。(3)字位同时扩展存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。

扩展的方法：先进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。扩展存储器所需存储芯片的数量计算：若用一个容量为mK×n位的存储芯片构成容量为MK×N位（假设M＞m，N＞n，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为(M／m)×(N／n)。特例：对于位扩展：因为，M＝m，N＞n，则所需芯片数为N／n；对于字扩展：因为，N＝n，M＞m，则所需芯片数为M／m。&A14A15A12A11A10A9～A0D7～D4WEIO/MY00ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y1174LS138图RAM2114与CPU的连接A13I/O4～I/O1A9～A0RAM22114CSWEI/O4～I/O1A9～A0RAM32114CSWEI/O4～I/O1A9～A0RAM42114CSWEI/O4～I/O1A9～A0RAM12114CSWEA9～A0I/O4～I/O1RAM22114CSWEA9～A0I/O4～I/O1RAM32114CSWEA9～A0I/O4～I/O1RAM42114CSWEA9～A0I/O4～I/O1RAM12114CSWED3～D02114静态RAM芯片构成4K×8位存储器，地址为2000H～2FFFH实际上就是与三总线中相关信号的连接。1）存储器与CPU控制总线的连接在控制总线中，与存储器相连的信号为数不多，如8086/8088最小方式下的M/IO(8088为IO/M)、RD和WR最大方式下的MRDC、MWTC、IORC和IOWC等，连接非常方便，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。扩展的存储器与CPU的连接2）存储器与CPU数据总线的连接CPU数据总线不相同，连接不一样。8086CPU的16数据总线，其高8位数据线D15-D8接存储器的奇地址体低8位数据线D7-D0接存储器的偶地址体，

根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线的连接较简单。低位地址线直接和存储芯片的地址信号连接作为片内地址译码高位地址线主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。3）存储器与CPU地址总线的连接地址线A9～A0存储芯片存储单元片内译码（单元选）000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16进制表示）A9～A0片内10位地址译码10位地址的变化：全0-全1片内译码的地址片内的单元选由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则通过高位地址得到。实现片选译码（片间地址译码）的方法可分为三种：全译码法和部分译码法、线选法。存储芯片片选端的译码CPU要实现对存储单元的访问１、首先要选择存储芯片，即进行片选；2、从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为单元选或字选。（1）线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19～A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切记：A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用（2）译码的几种方法：①全译码：所有的地址线全用上，无地址重叠。②部分译码：部分高位地址没有用，存在地址重叠。（1）全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复，但译码电路可能比较复杂、连线也较多全译码法1、所有的系统地址线均参与对存储单元的译码寻址2、低位地址线对芯片内各存储单元的译码寻址（片内译码）3、高位地址线对存储芯片的译码寻址（片选译码）4、每个存储单元的地址都是唯一的，不存在地址重复5、译码电路可能比较复杂、连线也较多（2）部分译码只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费部分译码示例A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全10000H～03FFH0400H～07FFH0800H～0BFFH0C00H～0FFFH部分译码法：每个存储单元将对应多个地址（地址重复），需要选取一个可用地址A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全1×000H～03FFH×400H～07FFH×800H～0BFFH×C00H～0FFFH74LS139引脚图12345678161514131211VCC1G2A2B1A1BGND74LS1391092G2Y32Y21Y02Y01Y31Y21Y12Y1常用的译码：74LS139（双2-4译码器）74LS138（3-8译码器）等。①74LS139译码器74LS139有两个2-4译码器。其中：G为使能信号（即选片信号），低电平有效。A、B为译码输入信号，控制译码输入的有效性。1G1A1B2