第五章存储器系统

广东技术师范学院电子与信息学院1第5章

存储系统主要内容：半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器接口设计（存储器扩展技术）高速缓存§5.1

概述主要内容：存储器系统基本概念半导体存储器的分类及特点两类半导体存储器的主要区别1.存储器系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来———构成存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。存储器系统在一般计算机中主要有两种存储系统Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器6Cache存储器系统Cache（高速缓冲存储器）速度快，容量小主内存：速度慢，容量大Cache存储系统由硬件系统管理。对程序员是透明的。设计目标：提高存取速度CPUCache主存虚拟存储器系统虚拟存储器系统由主内存和部分磁盘存储器购成。虚拟存储系统由操作系统管理，对应用程序员透明。设计目标：增加存储容量2.半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放一位二进制数的半导体器件称为一个存储元。若干存储元构成一个存储单元。93.半导体存储器的分类内存储器随机存取存储器（RAM）只读存储器（ROM）随机存取存储器（RAM）RAM静态存储器（SRAM）动态存储器（DRAM）只读存储器（ROM）只读存储器掩模ROM一次性可写ROMEPROMEEPROM4.半导体存储器的主要技术指标存储容量存储单元个数×每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗§5.2

随机存取存储器掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术广东技术师范学院电子与信息学院14

一、静态存储器SRAM1.SRAM的特点存储元由双稳电路构成主要特点：存储信息稳定存储容量低，存取速度快，价格较高SRAM常用作高速缓冲存储器（Cache）162.典型SRAM芯片掌握：

主要引脚功能工作时序与系统的连接使用广东技术师范学院电子与信息学院17特点：用双稳态触发器存储信息。速度快（<5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。在PC机中，SRAM被广泛地用作高速缓冲存储器Cache。对容量为M*N的SRAM芯片，其地址线数=㏒2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。广东技术师范学院电子与信息学院AB广东技术师范学院电子与信息学院典型SRAM芯片CMOSRAM芯片6264（8K*8）：

主要引脚功能工作时序与系统的连接使用广东技术师范学院电子与信息学院20SRAM6264芯片逻辑符号：6264D7-D0A12-A0OEWECS1CS2广东技术师范学院电子与信息学院6264外部引线图:

广东技术师范学院电子与信息学院6264芯片的主要引线地址线：A0～A12数据线：D0～D7输出允许信号：OE写允许信号：WE选片信号：CS1、CS2广东技术师范学院电子与信息学院236264的工作过程读操作写操作

广东技术师范学院电子与信息学院写操作的工作时序:

广东技术师范学院电子与信息学院读操作的工作时序:

3.半导体存储器总线接口原理深入理解8088总线信号主存储器的编址半导体存储器与总线的连接方式（1）8088总线信号8088总线A19-A0A15-A0MEMR、MEMWIOR、IOW存储器输入/输出RD、WR（2）微机中的主内存微机中的主内存可能由多片存储芯片（存储体）构成；每片存储器芯片（每个存储体）上都含若干存储单元，每个存储单元在整个内存空间中都必须具有惟一的地址。（2）微机中的主内存微机中的主内存可能由多片存储芯片（存储体）构成；每片存储器芯片（每个存储体）上都含若干存储单元，每个存储单元在整个内存空间中都必须具有惟一的地址。（3）存储器编址001100001111000001011010低位地址高位地址存储器编址片选地址（高位）片内地址（低位）内存地址微型机中的主存储器采用高位地址交叉访问方式用高位地址选择芯片，低位地址选择芯片内的单元若芯片容量（单元数）为m，则：低位地址的位数=6264芯片的编址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址（4）存储器与系统总线的连接001100001111000001011010CS00译码器1CS存储器构建原理：34高位交叉访问存储器的连接原理示意图：低位地址用于选择芯片上的单元高位地址用于选中芯片6264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7SRAM62648088总线+5V┇4.译码电路将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。将输入的一组二进制编码变换为一个特定的输出信号。译码方式全地址译码部分地址译码（1）全地址译码特点：用全部的高位地址信号作为译码信号；使存储器芯片的每一个单元都占据一个唯一的内存地址。全地址译码例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V011110006264芯片全地址译码例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址该6264芯片的地址范围=F0000H~F1FFFH全地址译码例若已知某SRAM6264芯片在内存中的地址为：

3E000H～3FFFFH试画出将该芯片连接到系统的译码电路。全地址译码例设计步骤：写出地址范围的二进制表示；确定各高位地址状态；设计译码器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址全地址译码例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V00111110广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院4647（2）部分地址译码特点：用部分高位地址信号（而不是全部）作为译码信号；使被选中存储器芯片占有几组不同的地址范围。若全部高位地址信号的位数为m，译码信号的位数为i，则所选存储器芯片占有的地址范围数为：对含n个存储芯片（存储体）的存储器，若采用部分地址译码，则高位地址的位数至少应满足：高位地址的位数≤广东技术师范学院电子与信息学院部分地址译码例两组地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，1111000广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院广东技术师范学院电子与信息学院应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。选择使用74LS138译码器构成译码电路

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：广东技术师范学院电子与信息学院5674LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B广东技术师范学院电子与信息学院应用举例(续):D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：38000H~39FFFH78000H~79FFFH62645.SRAM存储器接口设计例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。存储器接口设计例由题知地址范围：

00111000…

…

…0

00111001…

…

…1高位地址A19A12A0应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13

A17A16A15VCCY0二、动态随机存储器DRAM1.DRAM的特点存储元主要由电容构成；主要特点：存储信息不稳定，需要定时刷新。存储容量高，存取速度较低，价格便宜。DRAM芯片主要用作主内存。63一、DRAM的基本存储单元DRAM基本存储单元组成

由T与电容Cs组成，信息存储在Cs上。当X=1，T导通，电容Cs与数据线D连通。写入时，外部数据驱动D，并由D对电容Cs充电或放电，改变其存储的信息。读出时，Cs经D对数据线上的寄生电容Cd充电或放电，从而改变寄生电容Cd上的电压，读出所存储的信息。因每次输出都会使Cs上原有的电荷泄放，存储的内容就会被破坏，所以读出是破坏性的。为此，每次读出后都需要进行再生（重新写入）以恢复Cs上的信息。

因为Cs<<Cd，读出时引起的数据线上的电压变化很小，再加上噪声的影响，需经过灵敏度很高的读出放大器放大和整形后才能输出64由于基本单元电路简单，使DRAM的集成度（集成基本存储单元数）很高，但DRAM的附属电路较复杂。（需读出放大器，整形，刷新等电路）

为什么DRAM要不断地刷新？

由于DRAM是靠电容Cs存储信息的，Cs有电荷时为逻辑“1””，没有电荷时为逻辑“0”。但由于任何电容都存在漏电，因此当电容Cs存有电荷时，过一段时间由于电容的放电会导致电荷流失，信息也会丢失，解决的办法是刷新，即每隔一定时间（大约1~4ms）就要刷新一次，使原来处于逻辑“1”的电容的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”。2.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。主要引线行地址选通信号。用于锁存行地址；列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在#RAS和#CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=0WE=1WE：写允许信号RAS：CAS：数据写入数据读出67

由于DRAM的容量较大，又不希望有太多的引脚，所以大多数DRAM芯片都采用分时复用方式传输地址，将地址分为行地址和列地址两部分分时在地址线上传送。对本芯片用A0~A7先传送低8位地址，再传送高8位地址A8~A15。RAS和CAS分别为行、列地址选通信号。

工作原理数据读出数据写入刷新将存放于每位中的信息读出再照原样写入原单元的过程工作时序69二、DRAM的引脚信号与读写操作下图为DRAM的读写操作时序，首先在地址线上出现有效的行地址，然后RAS有效。经过一段时间之后，行地址被撤销，改送列地址，CAS有效。当行、列地址都被锁存到内部的行、列地址锁存器之后，即可根据WE信号进行读写操作。3.2164A在系统中的连接与系统连接图存储体2164A在系统中的连接DRAM2164A与系统连接的几点说明：芯片上的每个单元中只存放1位二进制码，每字节数据分别存放在8片芯片中；系统的每一次访存操作需同时访问8片2164A芯片，该8片芯片必须具有完全相同的地址；芯片的地址选择是按行、列分时传送，由系统的低8位送出行地址，高8位送出列地址。结论：每8片2164A构成一个存储体（单独一片则无意义）；每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。广东技术师范学院电子与信息学院722164A在系统中的连接

4、PC机的DRAM存储器1、PC机中DRAM的演变

PC机的DRAM存储器从早期的4MB、16MB、32MB、64MB到目前的128MB、256MB、512MB和1GB、2GB等。从早期的异步DRAM到后来的同步DRAM（SDRAM）。

从早期的30线、72线到后来的168线（双边接触）和184线内存条。改进的其目的都是为了提高访存速度和存储容量。2、SDRAMDIMM接口信号

168线双边接触内存模块（DIMM:DualInlineMemryModule）插槽，每侧84脚，电压3.3V，时钟频率有66MHz,100MHz，133MHz等。SDRAM168线有缓冲型、非缓冲型。

缓冲型：在模块内除了时钟、数据线外的所有输入信号进行缓冲，以便驱动更多的芯片。非缓冲型：取消了模块内的缓冲器，提高了存取速度。

168线接口信号分为6组：♦地址线A0~A13♦数据线DQ0~DQ63;CB0~CB15

为纠错码（ECC）的校验比特。♦控制信号线S0~S3片选信号；RAS、CAS行、列地址选通

WE写允许；

CK0~CK3时钟信号；

CKE0~CKE1时钟使能信号线。

♦串行存在探测（SPD）信号（SPD为一专用小芯片）

SPD在DIMM模块上集成了一个256字节的串行E2PROM芯片，用于存储每个模块的各种参数，包括SDRAM的存取速度、容量、电压、行、列地址宽度等。系统开机时，PC的ROMBIOS将自动读取SPD中记录的信息，并根据此参数配置DRAM控制器，以便达到最佳工作状态。

SA0~SA2SPD地址输入线

SCLSPD时钟输入

SDASPD串行数据输入/输出

♦电源VDD为电源电压（17条）VSS为信号地（18条）

♦空的信号线（NC:未用）（9条）信息工程学院信息论教研室内存条的变迁1G和2G的内存条三、存储器扩展技术

（内存储器设计）广东技术师范学院电子与信息学院79位扩展——扩展每个存储单元的位数字扩展——扩展存储单元的个数字位扩展——二者的综合用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。1.存储器扩展用多片存储芯片构成一个需要的内存空间；各存储器芯片在整个内存中占据不同的地址范围；任一时刻仅有一片（或一组）被选中。存储器芯片的存储容量等于：

单元数×每单元的位数字节数字长扩展单元扩展字长位扩展构成内存的存储器芯片的字长小于内存单元的字长时——需进行位扩展。位扩展：每单元字长的扩展。位扩展例用8片2164A芯片构成64KB存储器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。字扩展地址空间的扩展芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联。每个芯片必须有不同的地址范围。芯片的片选端必须分别引出A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS译码器Y0Y1高位地址R/W字扩展示意图:字扩展例用两片64K×8位的SRAM芯片构成容量为128KB的存储器两芯片的地址范围分别为：20000H～2FFFFH30000H～3FFFFH

字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片2字位扩展设计过程：根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：

（M/L）×（N/K）广东技术师范学院电子与信息学院89字扩展例例：用16K*4的芯片构成64K*8的存储体

广东技术师范学院电子与信息学院908088系统中存储器的连接使用方法存储器与8088系统总线的连接的要点是：存储器的地址范围？根据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。系统总线上与存储器有关的信号线有哪些？熟悉与存储器有关的总线信号和存储芯片引脚的功能。译码电路的构成（译码器的连接方法）系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。广东技术师范学院电子与信息学院918088系统中存储器连接涉及到的总线信号包括：地址线A19-A0数据线D7-D0存储器读信号MEMR#存储器写信号MEMW#需要考虑的存储芯片引脚地址线An-1-A0：接地址总线的An-1-A0数据线D7-D0：接数据总线的D7-D0片选信号CS#(CE#)

(可能有多根)：接地址译码器的片选输出输出允许OE#(有时也称为读出允许)：接MEMR#写入允许WE#：接MEMW#广东技术师范学院电子与信息学院925.3只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分类EPROM（紫外线擦除）EEPROM（电擦除）广东技术师范学院电子与信息学院93一、EPROM特点：可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。广东技术师范学院电子与信息学院94EPROM27648K×8bit芯片，其引脚与SRAM6264完全兼容地址信号：A0~A12数据信号：D0~D7输出信号：OE片选信号：CE编程脉冲输入：PGM广东技术师范学院电子与信息学院2764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入的特点：每出现一个编程负脉冲就写入一个字节数据工作方式广东技术师范学院电子与信息学院96二、EEPROM（E2PROM）特点：可在线编程写入；掉电后内容不丢失；电可擦除。广东技术师范学院电子与信息学院97典型E2PROM芯片98C64A8K×8bit芯片13根地址线（A0~A12）8位数据线（D0~D7）输出允许信号（OE）写允许信号（WE）选片信号（CE）状态输出端（READY/BUSY）广东技术师范学院电子与信息学院工作方式数据读出编程写入擦除字节写入：每一次BUSY正脉冲写入一个字节自动页写入：每一次BUSY正脉写入一页（1~32字节）字节擦除：一次擦除一个字节片擦除：一次擦除整片广东技术师范学院电子与信息学院

3.EEPROM的应用[例5－5]将一片98C64A接到总线上，使其地址范围在3E000H～3FFFFH之间。并编写程序将芯片的所有存储单元写入66H.解：电路连接如图5－31所示，READU/BUSY端的状态通过一个接口电路送到CPU数据总线的D0,CPU读入该状态以判断一个写周期是否结束。READU/BUSY状态接口地址为02EOH.广东技术师范学院电子与信息学院100

广东技术师范学院电子与信息学院

下面分别用延时等待的方式和查询READY/BUSY端状态的方式向芯片的所有单元写入66H.程序1：用延时等待的方式。START:MOVAX,3E00MOVDS,AX;段地址送（DS)MOVSI,0000HMOVCX,2000HAGAIN:MOVAL,66HMOV[SI],ALCALLTDELAY20MSINCSILOOPAGAINHLT;第一个单元的偏移地址送（SI);芯片的存储单元个数送（CX);写入一个字节;通用延时子程序，延时20ms;下一个存储单元地址;若未写完则再写下一个字节广东技术师范学院电子与信息学院程序2：用查询READY/BUSY端状态的方式。START:MOVAX,3E00HMOVDS,AXMOVSI,0000HMOVCX,2000HMOVBL,66HAGAIN:MOVDX,02E0HWAIT:INAL,DXTESTAL,01HJZWAITMOV[SI],BLINCSILOOPAGAINHLT;段地址送（DS);第一个单元的偏移地址送（SI);芯片的存储单元个数送（CX);要写入的数据送（BL);READY/BUSY状态接口地址送（DX);从接口读入READY/BUSY端的状态;可以写入吗？;若为低电平（表示忙）则等待;否则，写入一个字节;下一个存储单元地址;若未写完则再写一个字节广东技术师范学院电子与信息学院E2PROM的应用可通过编写程序实现对芯片的读写，但每写入一个字节都需判断READY/BUSY端的状态，仅当该端为高电平时才可写入下一个字节。104四、闪速存储器（FLASH）闪速存储器也称为快闪存储器或闪存，是一种电可擦除的非易失性只读存储器。其特点是：

1、按区块或页面组织；除了可进行整个芯片的擦除和编程外，还可按字节、区快或页面进行擦除与编程。

2、可进行快速页面写入：CPU将页面数据按芯片存取速度（一般几十到200ns）写入页缓存，再在内部逻辑控制下，将整页数据写入相应页面，大大提高了编程速度。1053、具有内部编程控制逻辑：写入时，由内部逻辑控制操作，CPU可做其他工作。（CPU通过读出校验或状态查询获知编程是否结束）4、具有在线系统编程能力：擦除与写入无需取下。5、具有软件和硬件保护能力：可防止有用数据被破坏。

106（一）闪存的内部组织

1、闪存区别于其他SRAM的最大特点是：

①内部设有命令寄存器和状态寄存器，因而可通过软件灵活控制。②采用命令方式可使闪存进入各种不同工作状态。如整片擦除，页面擦除，整片编程，分页编程，字节编程，进入保护方式，读识别码等。③闪存内部可自行产生编程电压VPP。在工作状态下，在系统中就可实现编程操作。④部分型号内部具有状态机和编程计时器，编程写入可在其内部控制下自动完成。

107

2、闪存的组织结构按页面组织和按区块组织（1）按页面组织：内部有页缓存，存储体按页面组织，页缓存大小和存储体的页大小一致，可以把页缓存内容同时编程写入相应的页内单元，提高了编程速度。（2）按区块组织：按区块组织的闪存，提供字节、区块和芯片擦除能力，编程速度较快，编程灵活性优于页面方式。

108（二）闪存芯片举例

SST公司28EE020—2Mb页面式闪存，256k8位。内部组织为2048页，每页128个字节。页面写周期为5ms，平均写入时间为39ns/字节。读出时间为120~150ns，重写次数超过10万次，数据保持时间大于100年。对外信号：32条引脚。

A7~A17：11条行地址，决定页位置；

A0~A6:6条列地址，决定页内地址。工作方式参阅教材。A7~A17A0~A6CEWEOED0~D7SST28EE020FLASH256k8109（三）闪存的应用

闪存像RAM一样可在线写入数据，又具有ROM的非易失性，因而可以取代全部的UV-EPRAM和大部分的EEPROM。

①监控程序、引导程序或BIOS等基本不变或不经常改变的程序。②闪存条、闪存卡（Flashcard，U盘），数字相机，个人数字助理（PDN),MP3播放器，笔记本等辅存。即将取代软盘存储器和硬磁盘。（因其无机械运动，存取速度快，体积小，可靠性高等优点）

广东技术师范学院电子与信息学院5.4高速缓存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构广东技术师范学院电子与信息学院1）为什么需要高速缓存？CPU工作速度与内存工作速度不匹配例如，800MHz的PIIICPU的一条指令执行时间约为1.25ns，而133MHz的SDRAM存取时间为7.5ns，即83%的时间CPU都处于等待状态，运行效率极低。解决：CPU插入等待周期——降低了运行速度；采用高速RAM——成本太高；在CPU和RAM之间插入高速缓存——成本上升不多、但速度可大幅度提高。广东技术师范学院电子与信息学院2）工作原理基于程序执行的两个特征：程序访问的局部性：过程、循环、子程序。数据存取的局部性：数据相对集中存储。存储器的访问相对集中的特点使得我们可以把频繁访问的指令、数据存放在速度非常高（与CPU速度相当）的SRAM——高速缓存CACHE中。需要时就可以快速地取出。广东技术师范学院电子与信息学院DBCPUCache控制部件CacheRAMAB①送主存地址②检索(用主存地址作为关键字,查找CAM)—前提：每次访问的主存地址都保留在CAM内。CAM—ContentAccessMemory③命中则发出读Cache命令,从Cache取数据④不命中则发出读RAM命令,从RAM取数据Cache的工作原理图示广东技术师范学院电子与信息学院取指令、数据时先到CACHE中查找：找到（称为命中）——直接取出使用；没找到——到RAM中取，并同时存放到CACHE中，以备下次使用。只要命中率相当高，就可以大大提高CPU的运行效率，减少等待。现代计算机中CACHE的命中率都在90%以上。命中率影响系统的平均存取速度

系统的平均存取速度≈

Cache存取速度×命中率+RAM存取速度×不命中率广东技术师范学院电子与信息学院例如：RAM的存取时间为8ns，CACHE的存取时间为1ns，CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少为： 1ns×90%+8ns×10%=1.7ns速度提高了近4倍。在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高Cache与内存的空间比一般为1128广东技术师范学院电子与信息学院*Cache系统有三个需要解决的主要问题：主存—Cache地址变换解决：把Cache与主存都分成大小相同的页（若主存容量为2n，Cache容量为2m，页的大小为2p（即页内地址有p位），则主存的页号共有(n-p)位，Cache页号共有(m-p)位）这样，主存—Cache地址变换，就是如何把主存页映射到Cache页上（即只映射页号）。全相连映射——主存任意页可映射到Cache的任意页。这需要有一个很大的页号映射表（共有2m-p项），放在CAM存储器中。昂贵，但冲突小。直接映射——主存页号B与Cache页号b满足关系：b=Bmod2m-p例如：主存0、4、8、12，…页映射到Cache的0页，主存1、5、9、13，…映射到Cache的1页，依此类推。不需要页号映射表，但冲突概率高。组相连映射——把页分组，然后结合上面两种方法：组间直接映射，组内全映射。广东技术师范学院电子与信息学院不命中时如何替换Cache内容有以下几种替换算法：随机替换先进先出FIFO最近最少使用LRU（LeastRecentlyUsed）最久没有使用LFU（LeastFrequentlyUsed）Cache与主存的一致性两种常用的更新算法：写穿式（WT，WriteThrough）——同时更新回写式（WB，WriteBack）——仅当替换时才更新主存广东技术师范学院电子与信息学院*Cache的读写操作写操作读操作贯穿读出式旁路读出式写穿式回写式广东技术师范学院电子与信息学院写穿式（WriteThrough）从CPU发出的写信号送Cache的同时也写入主存。CPUCache主存广东技术师范学院电子与信息学院回写式（WriteBack