数字电路基础

数字电路基础

和计算机中的逻辑部件1数字电路基础导体、绝缘体与半导体根据导电性不同，物体可分为导体、绝缘体和半导体。导体：导体物质中原子核与其电子层的结合不那么紧密。在电场作用下，电子发生移动，朝某个方向流动形成电流。如金属铜，银等绝缘体：绝缘体物质中原子核与其电子层结合紧密。即使在外电场作用下，电子也不脱离原子核，所以不产生电流。如橡胶、石英等半导体：在不同情况（如杂质含量或者受外界光照射，温度变化等)下，可表现为导体或绝缘体特性，如硅、锗等。P型半导体：由于杂质含量的原因而少一电子，所以带正电。“P”正是取“Positve（正）”一词的第一个字母。N型半导体：由于杂质含量的原因而多一电子，所以显负电性。“N”是从“Negative（负）”中取的第一个字母。什么是二极管二极管是由P型半导体和N型半导体组成的器件，如图：二极管的导通若图中的N端施加负电压，在P端施加正电压，此时内部载流子通过结合面，变得易于流动。换言之电阻变小，电流从P端流动到N端。+-+-电流I二极管的截止若在图中的N端施加正电压，在P端施加负电压，内部的负电荷载流子被拉到正电压方，正电荷载流子拉到负电压方，从而结合面上的载流子数量大大减少，电阻便增大了。此时反向电流很小，接近于0。二极管的击穿当反向电压超过某个值时，反向电流迅速增大，称为二极管被击穿。三极管双极型MOS（金属-氧化物-半导体场效应三极管Metal-Oxide-Semiconductorfield–effect-transistor）双极型三极管由三层P型半导体和N型半导体构成，分为NPN和PNP型两种。集电极N和基极P构成一个二极管基极P和发射极N构成一个二极管NPN型基极N和发射极P构成一个二极管集电极P和基极N构成一个二极管PNP型双极型三极管器件的伏安特性IB：从基极到发射极的电流IC：从集电极到发射极的电流VCE：集电极与发射极之间的电压饱和区特点

当VCE较小时（如0.3v以下），电流IC会随着电流IB的增大而增大基极集电极发射极以NPN型为例条件——当基极b加0.7v电压，且发射极e接地时结果——会有一个小电流从基极流向发射极条件——当基极b加0.7v电压，且发射极e接地时，若集电极经一电阻接到+5v电源上结果——会有更大电流从集电极流向发射极，这种状态称为三极管饱和导通双极型三极管器件的伏安特性截止区特点

当IB无电流或很小时，即使VCE很大，IC也非常小，甚至为0基极集电极发射极IB：从基极到发射极的电流IC：从集电极到发射极的电流VCE：集电极与发射极之间的电压条件——当基极b加0v电压结果——不会有电流从基极流向发射极，也不会有电流从集电极流向发射极，这种状态称为三极管截止三极管在数字电路中的简单应用——反相器说明:为什么Vi与Vo反相？ViVoIc当输入信号Vi=0（低电平）时，三极管处于截止状态Ic=0，所以不会在电阻Rc上产生压降，故输出信号Vo电压接近Vcc，也为高电平。如何使输入输出同相？MOS(MetalOxideSemiconductor)管：由金属、氧化物和半导体组成的场效应管DSG截止——当VGS=0时,相当于NPN结，此时，VGS=0，无电流流过DS导通——当VGS大于某值时,P型衬底中的电子会聚集在SiO2表面形成N型的channel，连接source和drain，这样电子会从source通过channel流到drain

NNP型衬底（接地）Gate源极source（接地）漏极drain（接正电压）SiO2MOS管DSGS接地，当G接大于某一定值正电压时，电流从D流向S,导通当G电压0时，无电流流过DS,截止符号：数字电路中，双极型器件，或MOS管器件可用来实现基本的逻辑门电路2基本逻辑门和布尔代数知识基础基本的逻辑门电路包括：非门（反相器）与门或门与非门或非门等2基本逻辑门和布尔代数知识基础非门（反相器）非运算表达式：X=A真值表逻辑电路图形符号AX01101AX1AX与门与运算表达式：X=A·B逻辑电路图形符号真值表2基本逻辑门和布尔代数知识基础&AXB运行原理X当输入A、B中有一个低电平“0”，则相应的二极管导通，输出也是低电平“0”或门或运算表达式：X=A+B逻辑电路图形符号真值表2基本逻辑门和布尔代数知识基础≥1AXB运行原理XABX000011101111当输入A、B中有一个高电平“1”，则相应的二极管导通，输出也是高电平“1”2基本逻辑门和布尔代数知识基础与非门ABX0010111011102路输入：高输出：低&AXB2基本逻辑门和布尔代数知识基础或非门任何一路输入为高输出：低ABZ001010100110≥1AZB2基本逻辑门和布尔代数知识基础与或门&AB&CD≥1Z&&AZB≥1DC2基本逻辑门和布尔代数知识基础与或非门&AB&CD≥1Z1&&AZB≥1DC以下使用布尔代数（逻辑代数）的方法进行数字电路的分析与设计，主要讨论：数字电路（逻辑电路）中，输出逻辑变量与输入逻辑变量的关系（逻辑函数）如何化简逻辑函数如何由逻辑函数设计逻辑电路2基本逻辑门和布尔代数知识基础布尔代数的基本定理、常用公式交换律：结合律：分配律：2基本逻辑门和布尔代数知识基础布尔代数的基本定理、常用公式吸收律：反演律（德·摩根律）：2基本逻辑门和布尔代数知识基础举例2基本逻辑门和布尔代数知识基础布尔代数的基本规则1.代入规则：例如：等式A+1=1，将A代之C+D,即C+D+1=C+(D+1)=C+1=1成立2基本逻辑门和布尔代数知识基础布尔代数的基本规则2.反演规则：函数F的反函数F1）将逻辑函数F中所有变量取反2）将“+”变成“·”，“·”变成“+”3）将“0”变成“1”，“1”变成“0”例如：等式F=A+B·C，则它的反函数

F=A·(B+C)注意保持运算顺序不变2基本逻辑门和布尔代数知识基础布尔代数的基本规则3.对偶规则：函数F成立，则其对偶式也成立，对偶式为——1）将“+”变成“·”，“·”变成“+”2）将“0”变成“1”，“1”变成“0”例如：等式F=A+B·C，则它的对偶式为

F'=A·(B+C)注意保持运算顺序不变

根据对偶规则，当已证明某两个逻辑表达式相等时，即可知道它们的对偶式也相等。2基本逻辑门和布尔代数知识基础逻辑函数的化简为什么要化简逻辑函数？我们知道，由逻辑函数可以设计实现该函数的对应的逻辑电路。逻辑函数表达式越简单，所对应的逻辑电路就越简单2基本逻辑门和布尔代数知识基础逻辑函数（与-或式）的化简什么是与或式逻辑表达式中，逻辑变量的与运算称为与项与项之间的或运算称为与-或式如：2基本逻辑门和布尔代数知识基础逻辑函数（与-或式）的化简化简到什么程度是最简呢？与-或式2基本逻辑门和布尔代数知识基础逻辑函数（与-或式）的化简最简的含义1）与项的个数最少2）在1）的基础上，每个与项所含的变量个数最少2基本逻辑门和布尔代数知识基础逻辑设计举例：一个加法器的逻辑线路设计过程

半加器(在二进制加减法时，不考虑进位)加法器全加器(在二进制加减法时，考虑进位)2基本逻辑门和布尔代数知识基础设计过程：1.写出加法器逻辑函数的真值表2.真值表

逻辑函数表达式3.逻辑函数表达式化简逻辑门电路2基本逻辑门和布尔代数知识基础设计过程（以半加器的设计为例）：1.写出加法器逻辑的真值表XYF0000111011102基本逻辑门和布尔代数知识基础2.真值表逻辑表达式对输出变量中取值为“1”的一行中输入变量的状态进行“与”运算来表明这一行的逻辑关系如XYXY对1)中的逻辑关系进行“或”运算来表明整个逻辑关系如F=XY+XYXYF0000111011102基本逻辑门和布尔代数知识基础3.逻辑表达式化简逻辑门电路F=XY+XY11&≥1XYF2基本逻辑门和布尔代数知识基础全加器的设计1.逻辑真值表XnYnCn-1FnCn00000010101001011001001100110110101111112基本逻辑门和布尔代数知识基础全加器的设计2.写出逻辑F,C对应的表达式，并化简XnYnCn-1FnCn0000001010100101100100110011011010111111Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1

=XnYn+XnYnCn-1+XnYnCn-1

=Yn（Xn+XnCn-1）+XnYnCn-1

=XnYn+YnCn-1+XnYnCn-1

=XnYn+YnCn-1+XnCn-12基本逻辑门和布尔代数知识基础全加器的设计3.逻辑门电路3组合逻辑电路及其应用什么是组合逻辑电路计算机使用的数字电路有两种：组合逻辑电路和时序逻辑电路。组合逻辑电路：电路的输出仅取决于当前的输入状态，与以前的状态无关——无记忆功能时序逻辑电路：电路的输出既与当前输入状态有关，还与以前的状态有关——有记忆功能3组合逻辑电路及其应用组合逻辑电路包括：三态门电路数据选择器译码器编码器3组合逻辑电路及其应用三态门电路什么是三态门“三态”是指电路可以输出三种状态：“0”“1”高阻态3组合逻辑电路及其应用三态门电路三态门功能表三态门图形符号&EN1ABGF两个输入信号控制信号输出G为低电平时，正常输出与非结果G为高电平时，输出高阻态，即输出无意义GA·BY1×Z0100013组合逻辑电路及其应用三态门电路三态门应用三态门是常见的总线接口电路，方便在一条传输线（如总线）上传送不同部件的信号：“0”、“1”和高阻态。其中，高阻态相当于该门和它连接的电路处于断开的状态。由于总线只允许同时只有一个使用者，而三态门的高阻状态很好地起了控制开关的作用3组合逻辑电路及其应用例如，当控制信号/G1为低电平，/G2和/G3为高电平时，三态门的输入A被送到总线上，另外两个三态门的输出处于高阻态。3组合逻辑电路及其应用组合逻辑电路包括：三态门电路数据选择器译码器编码器数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。3组合逻辑电路及其应用例：四选一数据选择器根据功能表，可写出输出逻辑表达式：0××××××101×××0×××10001×0×××1××1001××0×××1×010G11A1A0输出输入010×××1×××YD3D2D1D0

四选一数据选择器的真值表由逻辑表达式画出逻辑图：集成数据选择器74151（8选1数据选择器）YY地址选择使能输出输入100000000G01D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7×××000001010011100101110111A2A1A0集成数据选择器74151的真值表3组合逻辑电路及其应用组合逻辑电路包括：三态门电路数据选择器译码器编码器3组合逻辑电路及其应用译码器译码器功能：把一组输入代码的状态组合翻译成相应的控制信号。如2个输入，4种输出组合译码器（A=0,B=0）（A=0,B=1）（A=1,B=0）（A=1,B=1）AB即：输入是n个，输出是2n个3组合逻辑电路及其应用译码器以2:4译码器的真值表2n个输出中仅有一个输出为低电平（或高电平）EIABY0Y1Y2Y30000100010111××

01111011110111101111Y0=EI·A·BY1=EI·A·BY2=EI·A·BY3=EI·A·B不需要译码时可通过另外的控制信号使全部输出均为高电平（或低电平）逻辑表达式3组合逻辑电路及其应用译码器以2:4译码器的逻辑电路图二进制译码器74138——3线—8线译码器输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××00000101001110010111011111111111111111111111111101111111101111111101111111101111111101111111101111111101111111103组合逻辑电路及其应用译码器译码器的应用SN74LS244数据开关SW运算器ALU指令寄存器IRSN74LS244SN74LS244程序状态字SN74LS244符号扩展offsetSN74LS244?每个蓝色方框要互斥地使用总线，它们的输出用三态门与总线连接。由3-8译码器给出控制信号/G,每次只有一个方框的/G为低电平，允许使用总线，其余输出高阻态，即阻止其使用总线3-8译码器3组合逻辑电路及其应用组合逻辑电路包括：三态门电路数据选择器译码器编码器3组合逻辑电路及其应用编码器

编码——将某一特定的逻辑信号变换为二进制代码。编码器的功能：一个编码器一般有2n个输入和n个输出。二进制编码器

3位二进制编码器:8个输入端，3个输出端，常称为8线—3线编码器。输出输入0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001A2A1A0I0I1I2I3I4I5I6I7

3位二进制编码器真值表

由真值表写出各输出的逻辑表达式为：

用门电路实现逻辑电路：优先编码器:允许同时输入两个以上信号，并按优先级输出。4线－2线优先编码器的功能表（优先级别的高低次序依次为I3，I2，I1，I0

）输入输出I0I1I2I3Y1Y0XXX0XX01X011011100110101逻辑表达式？Y1=I3+I2I3Y0=I3+I1I2I34线－2线优先编码器的逻辑电路图逻辑表达式为Y1=I3+I2I3Y0=I3+I1I2I3Y1I1I2&≥1≥1

Y01&I311优先级编码器真值表：以低电平作为辨识，输出编码反映功能表中从右向左看遇到的第1个输入为低电平的信号的排列位置

×××××××0000××××××01001×××××011010××××0111011×××01111100××011111101×011111111001111111111

01

234567A2A1A0

输入输出3组合逻辑电路及其应用优先编码器优先编码器应用举例例：可用于8个中断请求信号（Y0~Y7）进行优先级编码。当有多个以低电平送来的中断请求时，芯片输出的3位编码（111~000）给出优先级最高的中断请求编码（可规定Y0~Y7的优先级时按照从低到高的次序安排的）。4时序逻辑电路及其应用时序逻辑电路的特点 电路的输出状态不仅与当前输入信号的状态有关，还与电路以前的状态有关。常见的有：R-S触发器、D触发器基本R-S触发器可用与非门组成的基本R-S触发器电路结构:由两个门电路交叉连接而成。置0端置1端低电平有效触发器有两个互补的输出端，（2）逻辑功能当Q=1，=0时，称为触发器的1状态。当=1，Q=0时，称为