半导体存储器及存储扩展

CollegeofComputerScience&Technology半导体存储器鲁东大学

LUDONGUNIVERSITY半导体存储器半导体存储器随机存取存储器（RAM）只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM（MROM）可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）TTL型RAMMOS型RAM与MOS型比集成度低，速度快，CPU内部寄存器鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMI.RAMSRAM

基本存储位结构SRAM芯片读写控制SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例

行地址选择T6A’AT5T3

T2T1T4VCC

列地址选择T8T7I/O

I/O

列所有存储元共用此电路触发器A和A‘原端/反端SRAM-触发器存储原理鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例A3A0A1A2行地址译码列地址译码40128731511…………01303…12≥1CSWE≥1数据线OE鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMA3A0A1A2行地址译码列地址译码40128731511…………01303…12≥1CSWE≥1数据线OEI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMA3A0A1A2行地址译码列地址译码40128731511…………01303…12≥1CSWE≥1数据线OEI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMA3A0A1A2行地址译码列地址译码40128731511…………01303…12≥1CSWE≥1数据线OEI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMA3A0A1A2行地址译码列地址译码40128731511…………01303…12≥1CSWE≥1数据线OEI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点

DRAM芯片管脚举例常用RAM芯片型号

2114(1K*4bit)6116(2K*8b),6264(8K*8b)62128(16K*8b)，62256(32K*8b)21141K*4b数据管脚：地址管脚：控制管脚：4根D0~D310根A0~A9CSWE2114VCCGNDCSWED0D1D2D3A7A8A9A6A5A4A3A0A1A2鲁东大学

LUDONGUNIVERSITY半导体存储器-SRAMI.RAMSRAM

基本存储位结构

SRAM芯片读写控制

SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点

DRAM芯片管脚举例常用RAM芯片型号

2114(1K*4bit)

6116(2K*8b)

,6264(8K*8b)62128(16K*8b)，62256(32K*8b)61162K*8b数据管脚：地址管脚：控制管脚：8根D0~D711根A0~A10CSWEOE6116VCCGNDCSWEA7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OE鲁东大学

LUDONGUNIVERSITY半导体存储器-DRAMI.RAMSRAM

基本存储位结构SRAM芯片读写控制SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点DRAM芯片管脚举例读出再生放大器T2列选择线YC

T1行选择线X数据I/O线读出过程写入过程电容储电原理数据线有电流，读出1写入1，充电写入0，放电破坏性读出需再生鲁东大学

LUDONGUNIVERSITY半导体存储器-DRAMI.RAMSRAM

基本存储位结构SRAM芯片读写控制SRAM芯片管脚举例DRAM

基本存储位结构DRAM芯片特点

DRAM芯片管脚举例与SRAM不同，DRAM芯片通常设计为位结构即，每个存储单元只有1位常用的DRAM，如：2116（16K*1bit）2118（8K*1bit）2164（64K*1bit）21256（256K*1bit）容量64K*1bit数据线两根

Din,Dout地址线8根(复用)A0~A7控制线3根CASRASWE2164VCCGNDWEA6A5A4A3A0A1A2DINCASRASA7DOUTNC鲁东大学

LUDONGUNIVERSITY半导体存储器-DRAMI.RAMSRAM

基本存储位结构SRAM芯片读写控制SRAM芯片管脚举例DRAM

基本存储位结构

DRAM芯片特点DRAM芯片管脚举例与SRAM相比，DRAM具有以下特点：相同点：内部存储矩阵结构同SRAM不同点：DRAM集成度高芯片容量大地址线根数多采用行/列地址复用管脚，分两次送入地址①采用行/列地址复用管脚，以减少芯片管脚数DRAM采用电容存电原理电容的电阻并非∝电容电荷流失前，需要重新充电DRAM需要动态刷新②DRAM需要动态刷新按行进行刷新，刷新周期2ms刷新只需行地址地址由芯片内部产生刷新过程中，不能进行存储操作DRAM的动态刷新鲁东大学

LUDONGUNIVERSITYDRAM动态刷新刷新：读出原信息后，放大后，再重新写入的再生过程。刷新周期：2ms刷新方式：逐行刷新在刷新周期内，需要对所有的单元再生集中刷新方式分散刷新方式异步刷新方式e.g

128行×128列结构DRAM存取周期0.5us机制简单，死时间长无死时间，但存储周期长，效率低死时间短不影响存储周期①集中刷新“死时间率”为128/4000×100%=3.2%“死区”为0.5μs×128=64μs周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1984）128个周期（64刷新时间间隔（2ms）刷新序号•••••••μsμstcXtcY••••••DRAM的动态刷新tC=tM+tR读写刷新无“死区”②分散刷新(存取周期为0.5μs

+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个读写周期③异步刷新方式将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5μs若每隔15.6μs刷新一行而且每行每2ms刷新一次W/RW/RW/RtRtCREF0W/RW/RW/RW/R2ms/128

刷新一行tCtCW/R鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROM

PROMEPROMEEPROMFLASHMEMORY

VCC

D0

D1

D2地址译码器

A0A1存储‘0’，有mos管MROM,出厂时，存储信息已固定，不可更改鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

存储‘1’，对应位熔丝完好写入‘0’，对应位熔丝熔断行线列线VCCPROM允许一次性编程鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

EPROM允许多次编程在次写入前需要将内容全部擦除字选线浮置栅场效应管Vcc位线浮置栅场效应管存储数据有浮置栅，存储0无浮置栅，存储1紫外光擦除，擦除后，内容为全1鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

27系列常用EPROM与同容量SRAM管脚兼容2716,2732,2764,27128,27256,27512等2716(2K*8bit)GND2716VCCVPPA7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OECEPGM地址管脚和数据管脚由容量决定，同SRAM相比不同点：只读，WE管脚换为VPP编程电压管脚片选管脚，CE同时复用编程脉冲管脚EPROM控制管脚鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

与EPROM相比，EEPROM具有以下特点：电可擦，不需要单独擦除器件不需要额外的编程电压EEPROM使用方法与RAM类似可直接读/写，写之前对应单元擦除集成度比EPROM低，容量小但存取速度比RAM慢的多鲁东大学

LUDONGUNIVERSITY半导体存储器-ROMII.ROMMROMPROMEPROMEEPROMFLASHMEMORY

FLASHMEMORY闪存改善EEPROM集成度低，速度慢的问题具有以下特点：①功能近似于RAM，可在系统进行读/写操作②集成度高，价格低，可靠性高③擦写速度快，可擦写次数多④只能按页/块进行擦除，不能对字擦除FLASHMEMORY-各种存储卡鲁东大学

LUDONGUNIVERSITY存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

由于单芯片容量有限，需要使用多块存储器芯片构成系统的存储器-存储器的扩展考虑多块芯片与系统总线之间数据线的连接地址线的连接控制线的连接鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题1：用两块2114（1K*4bit）构成1K*8bit的存储空间1K*4bit1K*8bit目标存储器存储单元长度比使用的单芯片的单元长度长需要进行存储单元长度的扩展扩展需要芯片数=要求存储容量单片存储容量∴需要1K*8bit/（1K*4bit）=2片鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题1：用两块2114（1K*4bit）构成1K*8bit的存储空间10根地址线4根数据线10根地址线8根数据线10根地址线4根数据线1K*4bit1K*8bit1K*4bit高4根数据线低4根数据线用于位扩展的芯片，地址空间相同，地址线和片选线连接相同各芯片的数据线分别连接数据线的不同段鲁东大学

LUDONGUNIVERSITYDD••••D047位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题1：用两块2114（1K*4bit）构成1K*8bit的存储空间地址线和片选线连接相同数据线分别连接不同段9AA0•••21142114CSWE鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题2：用1K×8位存储芯片组成2K×8位的存储器地址线和片选线连接相同数据线分别连接不同段1K×8位2K×8位单芯片存储单元的个数不够∴多片芯片扩展存储单元的数量字扩展扩展所需芯片的数量：2K×8位1K×8位=2片1K×8位1K×8位=2K×8位10根地址线8根数据线10根地址线8根数据线11根地址线8根数据线?数据线连接相同，依次连接到系统数据线上鲁东大学

LUDONGUNIVERSITY1K×8位1K×8位=2K×8位位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题2：用1K×8位存储芯片组成2K×8位的存储器地址线和片选线连接相同数据线分别连接不同段字扩展地址线连接分析1KB空间1KB空间0A10数据线连接相同，依次连接到系统数据线上A9A8A7A6A5A4A3A2A1A00000000000…11111111110000000000…1111111111011芯片地址管脚连接到地址总线低位地址总线的高位用于选择不同的芯片，即生成片选逻辑地址管脚连接地址总线低位地址总线的高位生成片选鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题2：用1K×8位存储芯片组成2K×8位的存储器地址线和片选线连接相同数据线分别连接不同段字扩展数据线连接相同，依次连接到系统数据线上地址管脚连接地址总线低位地址总线的高位生成片选••••WEA101K

×

8b1K

×

8b•••A1A0•••A9D7D0•••CS1CS0

1•••••••鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题3:用2114构成2K*8的RAM地址线和片选线连接相同数据线分别连接不同段字扩展数据线连接相同，依次连接到系统数据线上地址管脚连接地址总线低位地址总线的高位生成片选即使用1K*4b的芯片构成2K*8bRAM既需要进行字扩展，又需要进行位扩展字位扩展需要芯片数量：1K*4b2K*8b=2*2=4片位扩展2片1K*8需要2组1K*8b字位同时扩展时用于位扩展的组内遵循位扩展连接规则用于字扩展的各组遵循字扩展连接规则鲁东大学

LUDONGUNIVERSITY位扩展存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

问题3:用2114构成2K*8的RAM地址线和片选线连接相同数据线分别连接不同段字扩展数据线连接相同，依次连接到系统数据线上地址管脚连接地址总线低位地址总线的高位生成片选字位扩展DD••••D047WE21142114211421149AA0••••••A10

1CSCSCSCS鲁东大学

LUDONGUNIVERSITY存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

位扩展字扩展字位扩展II.存储器的寻址问题CPU存储器地址线地址线根数多于单芯片地址线根数CPU地址线低位连接芯片地址线CPU地址线高位选择存储芯片CPU地址线高位生成各芯片片选信号线选法全译码片选法局部译码片选法各芯片片选芯片的生成鲁东大学

LUDONGUNIVERSITY存储器扩展技术每块存储芯片（I/O接口芯片）使用一根地址线作为片选信号适用于：存储容量不大，芯片数不多的系统EX:CPU有16根地址线，扩展16KB的存储空间，使用4K*8b的芯片分析：CPU地址线A0~A15,共64KB空间扩展16KB，需4块4K*8b的芯片4K*8b芯片地址管脚A0~A11，共12根将芯片A0~A11连接到CPUA0~A11CPU的A12~A15分别作4块芯片的片选线3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题各芯片片选信号的生成线选法鲁东大学

LUDONGUNIVERSITY片1地址范围A11~A0片2地址范围片3地址范围片4地址范围0~01~10~01~10~01~10~01~1存储器扩展技术EX:CPU有16根地址线，扩展16KB的存储空间，使用4K*8b的芯片将芯片A0~A11连接到CPUA0~A11CPU的A12~A15分别作4块芯片的片选线A15A14A13A12110

1110110111011011101101110111防止出现地址重叠浪费48KB空间3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题各芯片片选信号的生成线选法每芯片使用一根高地址线作片选不需译码，但空间浪费可能出现地址重叠鲁东大学

LUDONGUNIVERSITY存储器扩展技术CPU高位全部参与译码，生成的译码信号作为各芯片的片选逻辑充分利用CPU存储空间将单芯片准确定位到CPU某一存储地址空间EX:CPU有16根地址线，扩展16KB的存储空间，使用4K*8b的芯片CPU高4位A15~A12全部参与译码产生16根译码线4片4K*8b只使用其中4根余下的12根译码线-48KB空间保留图示3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题各芯片片选信号的生成线选法每芯片使用一根高地址线作片选不需译码，但空间浪费可能出现地址重叠全译码片选法鲁东大学

LUDONGUNIVERSITY存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题各芯片片选信号的生成线选法每芯片使用一根高地址线作片选不需译码，但空间浪费可能出现地址重叠全译码片选法充分利用CPU存储空间准确定位地址空间全部高地址线译码，产生片选局部译码片选法只对部分高位地址线译码其余高位线不用EX:CPU有16根地址线，扩展16KB的存储空间，使用4K*8b的芯片扩展4块芯片，产生4个片选，只需两位高地址进行译码对A15和A14进行译码，A12,A11不用图示简化译码以浪费存储空间为代价简化译码空间浪费常用常用鲁东大学

LUDONGUNIVERSITY存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题III.存储器与CPU的连接总线负载能力存储器与CPU之间速度匹配问题存储器的组织地址分配→片选逻辑内存空间用户区系统区RAMROM根据地址空间范围确定容量合理选择芯片生成每块芯片片选逻辑鲁东大学

LUDONGUNIVERSITY存储器扩展技术3.存储器扩展技术I.存储器的扩展方法

II.存储器的寻址问题III.存储器与CPU的连接总线负载能力存储器与CPU之间速度匹配问题存储器的组织地址分配→片选逻辑CPU与存储器的连接重点掌握SRAM和EPROM与CPU的连接具有管脚兼容的特点与CPU连接的一般连接方法芯片片选信号由CPU高位地址线生成芯片读/写信号与CPU读/写控制信号连接芯片数据线与CPU数据线连接①根据容量要求确定扩展芯片数量和类型②芯片各管脚与CPU管脚的连接芯片地址线与CPU低地址线连接注：芯片数据线根数少于CPU数据线根数时，必须进行位扩展鲁东大学

LUDONGUNIVERSITY8086与存储芯片的连接8086特殊性奇存储体偶存储体D0~D7A0=0,体选信号A0D8~D15A0=1,体选信号BHE∴8086存储器应采用两组8位单元长度芯片与D0~D7连接-偶体，生成CS应考虑CPU高地址部分和A0=0

与D18~D15连接-奇体，生成CS应考虑CPU高地址部分和BHE=0∴芯片地址管脚连接8086从A1开始的低地址∵奇/偶体A0固定∵8086访存/IO需要M/IO信号区分∴应考虑M/IO和读/写信号，生成存储器读/写信号与芯片读/写管脚连接数据线16根地址线20根读/写控制信号访存/IO控制信号鲁东大学

LUDONGUNIVERSITY偶存储体8086与存储芯片的连接最小模式8086+基本配置8086与SRAM的连接SRAM芯片2142,容量1K*4bit地址线10根，数据线4根，控制线WE,OE,CSA10~A1RDWRM/IOD0~D3SRAM2142A9~A0D3~D0CSOEWEA9~A0D3~D0CSOEWE++奇存储体A9~A0D3~D0CSOEWEA9~A0D3~D0CSOEWED8~D11D12~D15译码器A11~A19A0++BHED4~D7鲁东大学

LUDONGUNIVERSITYA11~A0D7~D0OECS8086与存储芯片连接8086与EPROM的连接最小模式8086+基本配置EPROM芯片2732,容量4K*8bit地址线12根，数据线8根，控制线OE,CSA12~A1D0~D7D8~D15A11~A0D7~D0OECSM/IO+RD奇存储体偶存储体译码器A13~A19A0++BHE与SRAM连接不同点：没有WE信号，只有OE读信号鲁东大学

LUDONGUNIVERSITY8086与存储芯片的连接EX:设某微机系统的内存由地址连续的16KB静态RAM组成，起始地址为88000H，存储器芯片用8K*4的SRAM芯片，CPU为8086①芯片数量及扩展方式的确定②芯片管脚确定，及与CPU的连接要求空间容量16KB,使用8K*4b的芯片16KB/8K*4b=4片∵采用8086CPU，考虑奇/偶存储体，16KB=8KB奇体+8KB偶体∴4块芯片进行位扩展，分别连接到D0~D7(2片偶体)，D8~D15(2片奇体)8K*4容量,可知SRAM芯片管脚地址线13根A0~A12数据线4根D0~D3控制线CPU管脚A1~A13D0~D3(片1)D4~D7(片2)D8~D11(片1)D12~D15(片1)OEWERD+M/IOWR+M/IO鲁东大学

LUDONGUNIVERSITY译码器74LS138GG2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AG使能管脚CBA输出HLL000Y0L,其余H001Y1L,其余H010Y2L,其余H011Y3L,其余H100Y4L,其余H101Y5L,其余H110Y6L,其余H111Y7L,其余HLXXXHXXXHXXXY0~Y7全部输出H鲁东大学

LUDONGUNIVERSITY74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A15A14GND0A15A14A12A110000~00110100~01111000~10111100~1111地址范围0000H~3FFFH4000H~7FFFH8000H~BFFFHC000H~FFFFH每个片选信号，可选中16KB的空间芯片容量只有4KB∴造成空间浪费VCC鲁东大学

LUDONGUNIVERSITY全译码片选法74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A14A13A12A14A13A12A15A15100000~0…00001~10000H~0FFFH00010~0…00011~11000H~1FFFH00100~0…00101~12000H~2FFFH00110~0…00111~13000H~3FFFH01000~0…01001~14000H~4FFFH01010~0…01011~15000H~5FFFH01100~0…01101~16000H~6FFFH01110~0…01111~17000H~7FFFH10000~0…10001~18000H~8FFFH10010~0…10011~19000H~9FFFH10100~0…10101~1A000H~AFFFH10110~0…10111~1B000H~BFFFH11000~0…11001~1C000H~CFFFH11010~0…11011~1D000H~DFFFH11100~0…11101~1E000H~EFFFH11110~0…11111~1F000H~FFFFHVCC鲁东大学

LUDONGUNIVERSITYEPROM控制管脚功能表低低+5V数据输出读操作X高+5V高阻读禁止由低到高高+25V数据输入编程操作（写）低低+25V数据输出编程验证低高+25V高阻编程禁止CEPGMOEVPP数据管脚操作EPROM正常使用时CEPGM接片选逻辑VPP接+5VOE接读控制信号鲁东大学

LUDONGUNIVERSITYEPROMEPROM外观EPROM细部EPROM擦除器鲁东大学

LUDONGUNIVERSITY6116功能框图128*128存储矩阵行译码0127…列译码…0127列I/O输入数据控制………D0D7…控制逻辑CSWEOE……A0A3A10A4鲁东大学

LUDONGUNIVERSITY2164内部结构框图128*128128*128128*128128*128行译码行译码128读出放大器128读出放大器128读出放大器128读出放大器列译码列