微电子学概论复习题及答案

第一章 绪论画出集成电路设计与制造的主要流程框架。单片集成双极型PMOS按构造类电OSBiMOSNMOSCMOSBiMOS混合集成厚膜混合集成SSI电路薄膜混合集成BiCMOS电路电路集成电路MSI按规模分LSI类VLSIULSIGSI数模字电组路时按功能分线拟电路非合序性线规律电规律电电路性电路路路数字模类拟混合电路按应用领域分微电子学的特点是什么？微电子学：电子学的一门分支学科微电子学以实现电路和系统的集成为目的，故有用性极强。微电子学中的空间尺度通常是以微米( m,1 m＝10－6m)和纳米(nm,1nm=10-9m)为单位的。微电子学是信息领域的重要根底学科处理、计算机关心设计、测试与加工、图论、化学等多个学科微电子学是一门进展极为快速的学科，高集成度、低功耗、高性能、高牢靠性是微电子学进展的方向例如微机电系统(MEMS)、生物芯片等列举出你见到的、想到的不同类型的集成电路及其主要作用。集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑〔微机〕用集成电路、电子琴用集成电路、通信用集成电路、照相报警器用集成电路及各种专用集成电路。5．用你自己的话解释微电子学、集成电路的概念。集成电路〔integratedcircuit〕是一种微型电子器件或部件。承受肯定的工艺，把一个电和高牢靠性方面迈进了一大步。6．简洁表达微电子学对人类社会的作用。其次章 半导体物理和器件物理根底 什么是半导体？特点、常用半导体材料什么是半导体？106～104(W∙cm-1)，不含禁带；绝缘体：电导率<10-10(W∙cm-1)，禁带较宽；半导体的特点：电导率随温度上升而指数上升；杂质的种类和数量打算其电导率；可以实现非均匀掺杂；光辐照、高能电子注入、电场和磁场等影响其电导率；14)的物理化学性质主要由最外层四个电子〔称为价电子〕打算。每个硅原子近邻有四个硅原子，每两个相邻原子之间有一对电子，它们与两个原子核都有吸引作用，称为共价键。化铟)，GaP(磷化镓)，InP(磷化铟)等，广泛用于光电器件、半导体激光器和微波器件。掺杂、施主/受主、P型/N型半导体〔课件〕常温下，硅里面由于热运动激发价健上电子而产生的电子和空穴很少，它们对硅的导电性的影响是格外微小的。室温下半导体的导电性主要由掺入半导体中的微量的杂质〔简称掺杂〕来打算，这是半导体能够制造各种器件的重要缘由。Donor，掺入半导体的杂质原子向半导体中供给导电的电子，并成为带正电的离子。如Si中掺的PAs〔5个价电子〕受主：Acceptor，掺入半导体的杂质原子向半导体中供给导电的空穴，并成为带负电的离子。如Si中掺的B硼〔3个价电子〕np〔如在硅中掺入五价杂质〕pn〔如在硅中掺入三价杂质〕能带、导带、价带、禁带〔课件〕一个能带到另一个能带之间的能量差称为禁带宽度。价带：0K条件下被电子填充的能量最高的能带0K条件下未被电子填充的能量最低的能带禁带：导带底与价带顶之间能带带隙：导带底与价带顶之间的能量差半导体中的载流子、迁移率〔课件〕qm半导体中的载流子：在半导体中，存在两种载流子，电子以及电子流失导致共价键上留下的qm迁移率：单位电场作用下载流子获得平均速度，反映了载流子在电场作用下输运力量PN结，为什么会单向导电，正向特性、反向特性，PN结击穿有几种〔课件〕PN结：在一块半导体材料中，假设一局部是n型区，一局部是p型区，在np型区的pn结载流子漂移(电流)和集中(电流)过程保持平衡(相等)PN结上外加一电压，假设P型一边接正极，N型一边接负极，电流便从PN型一边，空穴和电子都向界面运动，使空间电荷区变窄，甚至消逝，电流可以顺当通过。假设N型一边接外加电压的正极，P型一边接负极，则空穴和电子都向远离界面的方向运动，使空间电荷区变PN结的单向导性。PN结的正向注入效应。反向特性：反向偏置时，漂移大于集中,PN结的反向抽取作用。击穿：PN结反偏时，电流很小，但当电压超过临界电压时，电流会突然增大。这一临界电压PNPN0.7PNPP区的掺杂浓度有关。齐纳/隧道击穿：雪崩击穿:PN-空穴对，这-空穴对又在电场作用下获得足够的能量，通过碰撞电离-空穴对，当反偏电压大到肯定值后，载流子碰撞电离的倍增象雪崩一样，格外猛烈，使电流急剧增加，从而发生击穿。这种击穿是不行恢复的〔课件〕工作原理：根本构造：由两个相距很近的PN结组成直流特性:1. 共放射极的直流特性曲线2. 共基极的直流特性曲线MOS晶体管根本构造、工作原理、I-V方程、三个工作区的特性〔课件〕和漏。源漏之间加偏压后，电位低的一端称为源，电位高的一端称为漏。工作原理：施加正电荷作用使半导体外表的空穴被排走，少子〔电子〕被吸引过来。连续增大正电压，负空间电荷区加宽，同时被吸引到外表的电子也增加。形成耗尽层。电压超过肯定值Vt，吸引到外表的电子浓度快速增大，在外表形成一个电子导电层，反型层。I-V方程：-电压表达式：线性区：Isd=βp(|Vgs|-|Vtp|-|Vds|/2)|Vds|Isd=(βp/2)(|Vgs|-|Vtp|)²三个工作区的特性：线性区(Linearregion)：VdsVgs-Vt -电流方程饱和区〔Saturationregion：Vds>=Vgs-Vt Vgs-Vtn不变，Vds增加的电压主要降在△L上，由于△L L，电VgsVtn2

Idsn 2截至区〔Cutof：Vgs–Vt≤0 8.MOS晶体管分类答：按载流子类型分：NMOS:N沟道，载流子为电子。PMOS: 按导通类型分：增加〔常闭〕型：必需在栅上施加电压才能形成沟道。〕型：在零偏压下存在反型层导电沟道，必需在栅上施加偏压才能使沟道内载流子耗尽的器件。四种MOS晶体管：N沟增加型；N沟耗尽型；P沟增加型；P沟耗尽型1．载流子的输运有哪些模式？对这些输运模式进展简洁的描述。答：载流子的漂移运动：载流子在电场作用下的运动载流子的集中运动：载流子在化学势作用下运动争论PMOS晶体管的工作原理，写出PMOS管的电流电压方程。答：PMOS: 也称为P沟道，载流子为空穴。PMOSI~V特性电流-电压表达式：线性区：Isd=βp(|Vgs|-|Vtp|-|Vds|/2)|Vds|饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)²第三章 大规模集成电路根底芯片〔Chip,Die硅片〔Wafer：包含很多芯片的大圆硅片。双极规律门电路类型〔几种主要的：电阻耦合型---电阻-晶体管规律(RTL)：(DTL)晶体管耦合----晶体管-晶体管规律(TTL)合并晶体管----集成注入规律(I2L)放射极耦合规律(ECL)集成电路制造流程、特征尺寸集成电路的制造过程：设计 工艺加工 测试 封装集成度〔功耗延迟积，又称电路的优值。功耗延迟积越小，集成电路的速度越快或功耗越低，性能越好〕〔集成电路中半导体器件的最小尺度〕牢靠性集成电路进展的原动力：不断提高的性能/价格比主要途径：缩小器件的特征尺寸、增大硅片面积0.5μm(深亚微米)~0.25~0.18μm(超深亚微米)～0.13μm增大硅片：8英寸~12英寸集成电路的关键技术：光刻技术(DUV)CMOS集成电路特点双极型： COMS：优点是速度高、驱动力量强， 功耗低、集成度高，随着特征缺点是功耗较大集成度较低 尺寸的缩小速度也可以很高MOS开关、CMOS传输门特性MOS开关(NMOS为例)：VgViT VoCl

Vo/〔Vg-Vt〕Vo=Vg-Vt11 Vi/〔Vg-Vt〕Vo=0Vi刚加上时，输出端也通，沟道电流对Cl综上所述：Vi<Vg-Vt时，MOS管无损地传输信号；V≥Vg-Vt时，o=Vg-Vt信号传输有损失，称为阈值损失，对于高电平’1NMOSVt；常承受CMOSN管和一个PNMOSPMOSNMOSVgnPMOS管的栅压Vgp极性相反。Vgp=1，Vgn=0时：双管截止，相当于开关断开；Vgp=0，vgn=1时：双管有以下三种工作状态：Vi<Vgn+Vtn N管导通，Vi<Vgp+|Vtp|P管截止，VinCl充电至：Vo=ViVi<Vgn+Vtn N管导通，Vi>Vgp+|Vtp| P管导通，Vi通过双管对Cl充电至：Vo=ViVi>Vgn+VtnNVgp+|Vtp|PPClCMOS反相器特性(电压传输特性、PMOSNMOS工作区域)CMOSVTC2.521.510.5000.511.522.50≤Vi<Vtn时：N管截止P管线性〔Vi<Vtn<o+Vtp，PVdd传送到输出端：Vtn≤Vi<Vo+Vtp时：N管饱和Pb—c段NPo与Vi无关(o与Vi的关系为一条垂直线CMOSVthc—d段。Vo+Vtn<Vi≤Vdd+Vtp时：N管线性Pd—e段。Vdd+Vtp<Vi≤Vdd时：N管线性P管截止，Vo=0 e—f段。 根本规律门CMOS复合规律门反相器、二输入与非、或非门反相器 与非门 或非门VddTp IpVi VoTn In闩锁效应起因？由于寄生的可控硅效应引起CMOS电路的电源和地之间的短路，使CMOS集成电路失效。latch-up的方法：NPNb值；但会是芯片面积增大。2RnwellRpsubs尽量小；对于大电流器件使用保护环：PMOS管四周加接电源的N+保护环；NMOSP+保护环；latch-up。第四章 集成电路制造工艺集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上依据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜：制作各种材料的薄膜*图形转换：光刻光刻工序：光刻胶的涂覆→爆光→显影→刻蚀→去胶光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与Mask上完全对应的几何图形，从而实现选择性掺杂、腐蚀、氧化等目的。几种常见的光刻方法接触式光刻：区分率较高，但是简洁造成掩膜版和光刻胶膜的损伤。接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25 以大大减小掩膜版的损伤，区分率较低目前用的最多的曝光方式常用的腐蚀方法分为湿法刻蚀和干法刻蚀IC(≥3mm)；缺点：钻蚀严峻；对图形的掌握性差；广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀；干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态)与材料发生化学反响或通过轰击等物理作用而到达刻蚀的目的优点：各项异性好，可以高保真的转移光刻图形；*掺杂将需要的杂质掺入特定的半导体区域中，以到达转变半导体电学性质，形成PN结、电阻、欧姆接触集中法〔diffusion〕是将掺杂气体导入放有硅片的高温炉中，将杂质集中到硅片内的一种方法。有以下两种集中方式要进展退火处理〕.。离子注入目前已成为集成电路工艺中主要的杂质掺杂技术退火：也叫热处理，集成电路工艺中全部的在氮气等不活泼气氛中进展的热处理过程都可以称为退火。退火作用：产生自由载流子，起到杂质的作用；2、消退晶格损伤引起的晶体缺陷；*制膜氧化硅层的作用：MOSMOS器件的绝缘栅介质，器件的组成局部集中时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料制作二氧化硅层的方法：热氧化法干氧氧化湿氧氧化(简称干湿干)氧化法氢氧合成氧化淀积法(CVD):APCVD、LPCVD、PECVD热分解淀积法(PVD ):蒸发、溅射溅射法简述光刻的工艺过程第五章集成电路设计 层次化、构造化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．低，也就是说，能相当简洁地由这一级设计出的单元逐级组织起简单的系统。从层次和域表示分层分级设计思想域：行为域：集成电路的功能构造域：集成电路的规律和电路组成物理域：集成电路掩膜版的几何特性和物理特性的具体实现层次：系统级、算法级、存放器传输级(RTL级)、规律级与电路级什么是集成电路设计？依据电路功能和性能的要求，在正确选择系统配置、电路形式、器件构造、工艺方案化，设计出满足要求的集成电路。集成电路设计流程，三个设计步骤系统功能设计规律和电路设计幅员设计模拟电路和数字电路设计各自的特点和流程数字电路：RTL级描述(Synopsys,Ambit)规律网表规律模拟与验证，时序分析和优化RTL设计描述输入RTL设计描述输入No RTL仿真Verilog/VHDL仿真器标准单元库YesRTL规律综合时序、面积、功耗等约束条件软件规律模拟、时序分析及优化No满足要求？Yes电路网表输出(包括满足电路性能要求的电路构造和元件参数)：调用单元库完成；没有单元库支持：对各单元进展电路设计，通过电路模拟与分析，推测电路的直流、沟通、瞬态等特性，之后再依据模拟结果反复修改器件参数，直到获得满足的结果。由此可形成用户自己的单元库；单元库：一组单元电路的集合；设计、并通过设计规章检查和反复工艺验证，能正确反映所需的规律和电路功能以及性能，适 合于工艺制备，可到达最大的成品率。单元库由厂家(Foundary)供给，也可由用户自行建立模拟电路：尚无良好的综合软件电路设计原理图输入 电路模拟与验证模拟单元库规律和电路设计的输出：网表〔元件及其连接关系〕或规律图、电路图。(EDA软件系统中已集成)。幅员验证和检查包括哪些内容？如何实现？DRC(DesignRuleCheck)：几何设计规章检查；保证肯定的成品率；ERC(ElectricalRuleCheck)：电学规章检查；(power)/地(ground)LVS(LoyoutversusSchematic)：网表全都性检查；将幅员提出的网表和原理图的网表进展比较，检查电路连接关系是否正确，MOS晶体管的长/宽尺寸是否匹配，电阻/电容值是否正确等；LPE(LayoutParameterExtraction)：幅员寄生参数提取；从幅员中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数，并产生SPICE格式的网表，用于后仿真验证；POSTSIM：后仿真，检查幅员寄生参数对设计的影响；模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等，并产生测试向量。方法。考虑器件在正常工作的条件下，依据实际工艺水平(包括光刻特性、刻蚀力量、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、掩盖、露头、凹口、面积等规章，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的消灭。芯片上每个器件以及互连〔从图形如何准确地光刻到芯片上动身，可以确定一些对几何图形的最小尺寸限制规章，这些规章被称为设计规章〕差可能带来的问题，尽可能地提高电路制备的成品率内容：DesignRule通常包括一样层和不同层之间的以下规定：最小线宽MinimumWidth最小间距MinimumSpacing最小延长MinimumExtension最小包围MinimumEnclosure最小掩盖MinimumOverlay表示方法：以λ为单位：把大多数尺寸〔掩盖，出头等等〕商定为λλ与工艺线所一般等于栅长度的一半。P135度不高举例：见书P137集成电路设计方法分类全定制、半定制、PLD标准单元/门阵列的概念，优点/缺点，设计流程〔设计流程〕成阵列，每个单元内部含有假设干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片版和金属连线版，单元内部连线及单元间连线实现所需电路功能承受母片半定制技术门阵列方法的设计特点：设计周期短，要求设计时间短、数量相对较少的电路芯片面积铺张;速度较低；功耗较大。〔设计流程〕需要全套掩膜版：定制方法概念：从标准单元库中调用事先经过细心设计的规律单元，并排列成行，行间留有可调整的布线/输出单元连接起来，形成所需的专用电路/输出单元和压焊块在芯片四周，根本单元具有等高不等宽的构造，布线通道区没有宽度的限制，利于实现优化布线。SC方法特点：需要全套掩膜版，属于定制设计方法块数和通道间距标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大依靠于标准单元库，SC库建立需较长的周期和较高的本钱，尤其工艺更时适用于中批量或者小批量但是性能要求较高的芯片设计PLD设计方法的特点，FPGA/CPLD的概念阵进展掩膜编程，得到所需的专用集成电路编程方式：PLDPLD可屡次擦除，易于系统和电路设计。构造，设计及验证比较简洁实现。PLDFPGA设计方法的特点现场编程：功能、规律设计 网表 编程文件PLD器件 硬件编程器 编程软件掩膜编程：PLA幅员自动生成系统，可以从网表直接得到掩膜幅员设计周期短，设计效率高，有些可屡次擦除，适合产品开发FPGACPLD的区分：1、CPLDFPGA内部构造Product－termLook－upTable程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成掌握规律能完成比较简单的算法速度慢快其他资源－EAB，锁相环保密性可加密一般不能保密、FPGASRAM进展功能配置，可重复编程，但系统掉电后，SRAM中的数据丧失。因此，需在FPGAEPROM，将配置数据写入其中，系统每次上电自动将数据SRAM中。CPLDEEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丧失，适于数据的保密。FPGACLB结合起来实现。CPLD的与或阵列构造，使其适于实现大规模的组合功能，但触发器资源相对较少。4、FPGA为细粒度构造，CPLD为粗粒度构造。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速CPLDFPGA器件低。5、FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的规律线赐予限制。CPLD每次布线路径一样，CPLD的连续式互连构造利用具有同样长度的一异，并在规律单元之间供给快速且具有固定延时的通路。CPLD的延时较小。 试述门阵列和标准单元设计方法的概念和它们之间的异同点。门阵列设计方法：半定制标准单元设计方法：定制 标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？标准单元库：标准单元库中的单元是用人工优化设计的，力求到达最小的面积和最好的性能，完成设计规章检查和电学验证描述电路单元在不同层级的属性的一组数据规律符号L：单元名称与符号、I/O功能描述电路构造、电学指标拓扑幅员O：拓扑单元名、单元宽度高度、I/O掩膜幅员〔A〕不同设计阶段调用不同描述集成电路的可测性设计是指什么？小的状况下，满足电路可掌握性和可观看性的要求可观看：直接或间接地从外部观看内部电路的状态第六章 集成电路设计的EDA系统ICCAD主要有哪几类，主要作用系统。ICCAD系统的抱负作用：实现完全的自动化设计，设计出各种各样的电路VHDL语言的用途对IC设计，支持从系统级到门和器件级的电路描述，并具有在不同设计层次上的模拟验证机制可作为综合软件的输入语言，支持电路描述由高层向低层的转换3.VHDL设计要素：实体、构造体、配置、程序包和库，各自的概念和作用实体－EntityI/O端口构造体－Architecture描述电路的内部组成或者内部功能，对应于一个Entity，但可以有多个构造体；配置－Configuration打算使用哪一个Architecture被使用Package/PackageBody〔程序包Library：共享单元，实体，程序包等VHDL并行信号赋值语句的硬件行为模型VHDL描述电路的风格构造体对电路描述的方式：构造描述描述电路由哪些模块、如何连接构成的；数据流描述使用VHDL内建的运算符描述电路的输入输出关系；行为描述使用进程语句，描述电路的行为或者算法；信号、变量的区分信号：信号是VHDL中实体之间、进程语句之间以及其他并行语句之间动态数据交换的媒介，通过信号可以把不同的实体连在一起形成更大的设计模块。变量：变量是在进程语句和子程序中用来存储局部数据的。在仿真过程中，对于信号的赋值要花费模拟时间来处理，值不是马上就传递给信号的，但对于变量的赋值却是马上生效的。什么是进程语句，什么是敏感量表VHDL中描述行为的根本单位是进程，由进程语句描述执行一次什么是大事，什么是模拟周期什么是大事？信号的规律值发生变化模拟周期：在时刻t，从一些信号更、假设干进程被激活到进程被挂起；9.VHDL产生信号鼓励，时钟鼓励什么是综合？综合过程有几个步骤。从设计的高层次向低层次转换的过程，是一种自动设计的过程一种专家系统输入的行为描述编译中间数据构造数据流综合子系统、掌握流综合子系统数据通道和掌握局部〔RTL级网表〕 模拟验证RTL两级工艺映射工艺相关的构造规律图自动生成规律图 模拟验证什么是电路模拟？其在IC设计中的作用依据电路的拓扑构造和元件参数将电路问题转换成适当的数学方程并求解，依据计算结果检验电路设计的正确性幅员设计前的电路设计，保证电路正确(包括电路构造和元件参数)有单元库支持：单元事先经过电路模拟无单元库支持的全定制设计：由底向上，首先对单元门电路进展电路设计、电路模拟，依此进展幅员设计，直至整个电路后仿真：考虑了寄生参数，由电路模拟推测电路性能SPICE主要可以完成哪些主要的电路分析直流分析：典型的是求解直流转移特性(.DC)，输入加扫描电压或电流，求输出和其他节点〔元件连接处〕电压或支路电流；还有.TF、.OP、.SENSE沟通分析(.AC电流的幅值和相位。噪声分析和失真分析瞬态分析(.TRAN)：以时间为变量，输入加随时间变化的信号，计算输出和其节点电压或支路电流的瞬态值。温度特性分析(.TEMP)：不同温度下进展上述分析，求出电路的温度特性13.试述器件模拟和工艺模拟的根本概念。器件模拟概念：给定器件构造和掺杂分布，承受数值方法直接求解器件的根本方程，得到直流(DC)、沟通(AC)、瞬态特性和某些电学参数工艺模拟概念：对工艺过程建立数学模型，在某些工艺参数的状况下，对工艺过程进展数值求解，计算经过该工序后的杂质浓度分布、构造特性变化〔厚度和宽度变化〕或应力变化〔氧化、薄膜淀积、热过程等引起。试述面对大事的模拟算法的根本思路。列出规律模拟中的主要延迟模型，并给出简洁说明。元件的延迟模型和信号模型元件的延迟模型：检查时序关系、反映竞争和冒险等现象；调用的门单元中已含有不同延迟模型信息零延迟：认为全部元件的延迟都为0，检查规律关系正确性，适合于组合规律和同步时序单位延迟：认为全部元件的延迟都一样，仅用于检查规律关系正确性指定延迟：不同元件或不同的元件类型指定不同的延迟；指定上升、下降时间；可用于尖峰分析最大-最小延迟：对每种元件指定最大和最小延迟时间，可用于分析电路消灭竞争的条件。惯性延迟：可抑制尖峰用SPICE模拟软件模拟一个E/DNMOS反相器的直流输出特性，请写出相应的输入文件。第七章 几种重要的特种微电子器件光电器件主要包括哪几类？答：光电子器件：光子和电子共同起作用的半导体器件，其中光子担当主要角色。主要包括三大类：发光器件：将电能转换为光能发光二极管(LightEmittingDiode，LED)半导体激光器太阳能电池：将光能转换为电能光电探测器：利用电子学方法检测光信号的半导体发光器件的根本原理是什么？答：半导体放射激光，即要实现受激放射，必需满足下面三个条件：够多的电子空穴对，导致粒子数分布发生反转形成光谐振腔，使受激辐射光子增生，产生受激振荡，导致产生的激光沿谐振腔方向放射于产生受激放射的电流密度阈值第八章 微机电系统MEMS工艺与微电子工艺技术有哪些区分。答：Micro-Electro-MechanicalSystems，