数字逻辑电路第6章时序逻辑电路-5

第6章常用时序逻辑电路及MSI

时序电路模块的应用6.1计数器6.2寄存器6.3移位寄存器型计数器

寄存器是另一种常用的时序逻辑电路,主要用于对数据进行寄存和移位。寄存器可分为两大类:基本寄存器和移位寄存器。基本寄存器只能寄存数据,其特点是:数据并行输入、并行输出。移位寄存器不仅可以寄存数据,还可以对数据进行移位,数据在移位脉冲的控制下依次逐位左移或右移。移位寄存器有四种不同的工作方式:并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。6.2寄存器5.2.1基本寄存器图5―45所示是由四个下降沿触发的边沿D触发器构成的四位基本寄存器。它的工作原理很简单:当CP的下降沿到来时,加在D3、D2、D1、D0上的四位并行数据就被送入到四个触发器的Q3、Q2、Q1、Q0输出端,在下一个CP的下降沿到来之前,这些数据一直寄存在输出端。各个触发器的状态方程如下:Qn+13=D3,Qn+12=D2

Qn+1１=D1,Qn+10=D0

当CP的下降沿到来时)图5―45四位基本寄存器

5.2.2移位寄存器按照数据移位的特点,移位寄存器可分为单向移位寄存器和双向移位寄存器。单向移位寄存器只能进行单方向的数据移位,有右移和左移两种。双向移位寄存器在控制信号的作用下可进行向右和向左两个方向的数据移位。移位寄存器不仅可以用来寄存数据,还广泛应用于数据的串行/并行转换、数值运算等。1.单向移位寄存器图5―46所示为一个四位右移寄存器。数据从串行输入端中输入,在移位脉冲的作用下逐位右移,第一个CP下降沿到来时,第一位数据被移进第一个触发器的输出端Q0;第二个CP下降沿到来时,第二位数据被移进第一个触发器的输出端Q0,第一位数据被移到第二个触发器的输出端Q1;第三个CP下降沿到来时,第三位数据被移进第一个触发器的输出端Q0,第二位数据被移到第二个触发器的输出端Q1,第一位数据被移到第三个触发器的输出端Q2;

第四个CP下降沿到来时,第四位数据被移进第一个触发器的输出端Q0,第三位数据被移到第二个触发器的输出端Q1,第二位数据被移到第三个触发器的输出端Q2,第一位数据被移到第四个触发器的输出端Q3。由此可见,在移位脉冲的作用下,可以从其中一个触发器的输出端串行输出数据,也可以经过四个移位脉冲后,从四个触发器的输出端并行输出数据。该寄存器有串行输入/串行输出、串行输入/并行输出两种工作方式。

图5―46右移寄存器图5―47图5―46所示右移寄存器的时序图触发器的状态方程为(当CP的下降沿到来时)

图5―48所示是一个四位左移寄存器,其工作原理和图5―46所示的右移寄存器相似。不同之处在于:在图5―48所示寄存器中,数据是逐位左移的;在图5―46所示寄存器中,数据是逐位右移的。图5―48左移寄存器当CP的下降沿到来时触发器的状态方程如下:

在图5―46和图5―48所示的移位寄存器中,数据都是串行输入的,既可以串行输出也可以并行输出,可以实现数据的串行/并行转换。图5―49所示是一个数据并行输入、串行输出的移位寄存器,它可以实现数据的并行/串行转换。

图5―49并入/串出移位寄存器图5―50图5―49所示寄存器

当时,数据可以从D0、D1、D2、D3端并行输入。当时,在移位脉冲CP的控制下,数据逐位右移,进行串行输出。因此,此寄存器可以实现数据的并行/串行转换,图5―50所示是它的时序图。当CP的下降沿到来时，由图5-49写出触发器的状态方程如下：

2.双向移位寄存器图5―51所示是一个双向移位寄存器,利用它可以对数据进行逐位右移,也可以对数据进行逐位左移。

图5―51双向移位寄存器触发器的状态方程为(当CP的下降沿到来时)

当时:(当CP的下降沿到来时)此时,在移位脉冲CP的控制下,数据逐位左移。当时:(当CP的下降沿到来时)此时,在移位脉冲CP的控制下,数据逐位右移。图5―52所示为寄存器的时序图,图中假设触发器的初始状态为0000。图5―52图5―51所示寄存器的时序图5.2.3MSI寄存器模块及应用

1.74164MSI八位单向移位寄存器

74164MSI是具有异步清零功能的八位串行输入/并行输出单向移位寄存器,它的逻辑符号如图5―53所示。图中，是异步清零端;A和B是串行数据输入端;Q0~Q7是数据并行输出端；CLK是移位脉冲输入端。(当CP的上升沿到来时)图5―5374164MSI八位单向移位寄存器（a）国标符号;（b）惯用模块符号表5―1274164MSI八位单向移位寄存功能表图5―5474164MSI八位单向移位寄存器的时序图

2.74194MSI四位双向移位寄存器

74194MSI是四位双向移位寄存器,数据可串行输入也可并行输入，可串行输出也可并行输出,同时具有保持和异步清零功能,它的逻辑符号如图5―55所示。是异步清零端;SR是右移串行数据输入端;SL是左移串行数据输入端;D0~D7是并行数据输入端;Q0~Q7

是数据并行输出端;CLK是移位脉冲输入端;S0和S1是工作模式选择端。图5―5574194MSI四位双向移位寄存器（a）国标符号;（b）惯用模块符号

表5―1374194MSI四位双向移位寄存器功能表74194MSI的工作模式如下：(1)当S1=0、S0=0时,为保持工作模式:(2)当S1=0、S0=1时,为右移工作模式:

(3)当S1=1、S0=0时,为左移工作模式：(4)当S1=1、S0=1时,为并行输入工作模式:

图5―56为74194MSI四位双向移位寄存器的时序图。图5―5674194MSI四位双向移位寄存器的时序图

3.MSI寄存器模块的应用

MSI寄存器模块的用途很广泛,比较常用的有延时控制、序列发生与检测、串行/并行数据转换等。

1)延时控制利用串行输入/串行输出的MSI寄存器模块可以产生一定数量的延时。图5―57（a）所示是由74164构成的结构非常简单的延时电路,时序图如图5―57（b）所示。图5―57（a）中,数据从74164的两个串行输入端输入,从第i个(i=0,1,…,7)输出端Qi输出,需要经过i+1个移位脉冲。假设移位脉冲的周期为T,则输出的延时为(i+1)T。

图5―57用74164进行延时控制（a）逻辑电路;（b）时序图2)序列检测图5―58所示是一个由74194双向移位寄存器构成的序列检测电路。在电路中,74194工作于右移方式,数据序列Din由SR端逐位右移输入,输出为

只有当Din、Q0、Q1、Q2、Q3分别为1、1、0、1、1时,输出Y才为1,因此可以用这一电路检测序列11011。图5―58序列检测电路5.3移位寄存器型计数器

移位寄存器型计数器是在移位寄存器的基础上,通过增加反馈构成的。图5-59所示是移位寄存器型计数器的逻辑结构图。环型计数器和扭环型计数器是两种最常用的移位寄存器型计数器。图5―59移位寄存器型计数器逻辑结构图

1.环型计数器

基本的环型计数器是将移位寄存器中最后一级的Q输出端直接反馈连接到串行输入端构成的。图5―60是一个由四个下降沿触发的边沿D触发器组成的基本环型计数器。图5―60环型计数器

表5―14和图5―61所示分别是计数器的状态转换表和状态转换图。

触发器的状态方程为(当CP的下降沿到来时)表5―14图5―60所示环型计数器的状态转换表图5―61图5―60所示环型计数器的状态转换图

上面的状态转换图中共有六个循环,计数器正常工作时只能选用其中的一个循环（比如由0001、0010、0100、1000构成的循环）。被选中的循环是有效循环,其余循环都是无效循环。由于有无效循环,因此该计数器不能自启动。图5―62所示是经过修改的、能够自启动的环型计数器;图5―63是由74194构成的能够自启动的环型计数器。它们的状态转换图如图5―64所示。

图5―62修改的能自启动的环型计数器图5―63由74194构成的能自启动的环型计数器

图5―64自启动环型计数器的状态转换图

2.扭环型计数器在环型计数器中,有效循环只包含了很少的状态（有效状态）,其余多数的状态都没有利用,是无效状态,状态的利用率很低。扭环型计数器（也称为Johnson计数器）是在不改变移位寄存器内部结构的条件下,为了提高计数器状态的利用率而设计出来的。基本的扭环型计数器和基本环型计数器不同的地方是,将移位寄存器中最后一级的Q而不是Q输出端直接反馈连接到串行输入端。图5―65所示是一个由四个下降沿触发的边沿D触发器组成的基本扭环型计数器。基本扭环型计数器中触发器的状态方程为(当CP的下降沿到来时)

基本扭环型计数器的状态转换表和状态转换图分别如表5―15和图5―66所示。

图5―65扭环型计数器表5―15图5―65所示扭环型计数器的状态转换表图5―66图5―65所示扭环型计数器的状态转换图