数字系统与逻辑设计-第五章(A)

电路中心张咏梅电子工程学院第五章时序逻辑电路5.1概述5.2同步时序逻辑电路分析5.3常用时序电路的设计5.4一般时序逻辑电路的设计方法电路中心张咏梅电子工程学院5.1概述时序逻辑电路的特征：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，也就是还与以前的输入有关。时序电路同步时序电路异步时序电路所有的触发器的时钟都与同一个时钟脉冲连在一起，每一个触发器状态的变化都与同一个时钟脉冲同步。各触发器的时钟不是来自同一个时钟脉冲源，在状态变化时，有的触发器状态与时钟脉冲同步，有些则要滞后一些。重点电路中心张咏梅电子工程学院同步时序电路的结构框图状态变量激励方程（驱动方程）：Y=f

(输入信号X，现状态Sn)状态方程：输出方程:对外输出外部输入Sn+1=h

(输入信号X，现状态Sn)Z=g

(输入信号X，现状态Sn)电路中心张咏梅电子工程学院串行加法器串行加法：将两个多位二进制数相加时，采取从低位到高位逐位相加的串行方式完成相加运算，输出也为串行输出。时序电路的结构特点:１、通常包含组合电路和存储电路两个组成部分，且存储电路是必不可少的。２、存储电路的输出状态必须反馈到组合电路的输入端，与外输入信号共同决定组合电路的输出和触发器的下一状态。进位将本位相加后的进位保存下来，以备高一位相加时使用。四位并行加法器以触发器为记忆存储电路的同步时序电路又称为有限状态机FSM（finitestatemachine）。输入和a0b0S0↑a1b1S1a2b20S2C0C1C0C1C2↑电路中心张咏梅电子工程学院时序电路的分类按输出信号的特点分类：1、米里型（Mealymode）：输出信号不仅取决于存储电路的状态，而且还取决于输入变量。2、摩尔型（Mooremode）：输出信号仅仅取决于存储电路的状态，而与当时的输入信号无关。Mealy型状态机Moore型状态机电路中心张咏梅电子工程学院10000011000011100011001001101000010100010000001000Z01

Sn+1

XSn同步时序电路的状态表状态表是用来表示下一状态以及输出与电路的输入和现在状态的关系的表格。F/0C/1FE/0C/0ED/0C/0DC/1A/0CB/0C/1BC/1D/1A

01Sn+1/ZSn

X下一状态/输出外输入经过状态编码的、用二进制代码表示状态的状态表称为状态转移表。现在状态00001ABBCCDDEABABCDEZ01Sn+1Sn

X米里型状态表摩尔型状态表摩尔型状态转移表电路中心张咏梅电子工程学院5.2同步时序逻辑电路分析5.2.1常用时序电路简介5.2.2同步时序逻辑电路分析方法5.2.3一般同步时序电路分析举例5.2.4移位寄存器及其应用电路的分析5.2.5异步时序逻辑电路的分析方法电路中心张咏梅电子工程学院5.2.1常用时序电路简介一、寄存器由多位触发器构成，用来寄存多位二进制信息的同步时序电路称为寄存器。将n个触发器的时钟端连接起来就构成n位寄存器。边沿触发器电路中心张咏梅电子工程学院寄存器与锁存器高阻xx1x0011↑000↑0高阻xx1x001110001074LS374的功能表74LS373的功能表电平触发（锁存器）边沿触发（寄存器）有些资料上对锁存器和寄存器的提法不加区别，但是在使用时必须注意区分，主要是要看系统中用来控制数据存入的是什么信号，如果是电平信号，则一定要用锁存器；如果是时钟边沿控制寄存，则一定要用寄存器。电路中心张咏梅电子工程学院二、移位寄存器移位寄存器具有寄存和移位两重功能：除了寄存数据外，还可以在时钟的控制下，将寄存的数据向左或者向右进行移位。

一般移位寄存器有一个串行的数据输入端，一个串行的数据输出端。双向移存器则有两个数据输入端，有一个移存方向控制端，在移存方向控制端的控制下实现数据的左移或右移。00001↑0001电路中心张咏梅

电子工程学院三、计数器计数器是通过电路的状态来反映输入脉冲数目的电路。只要电路的状态和输入脉冲的数目有固定的对应关系，这样的电路就可以作为计数器来使用。一个计数器可以计数的最大值，称为计数器的模值，一般用M表示。0↓1↓0↓100↓1↓01↓1↓00↓10计数器状态循环一周所需输入时钟脉冲的个数，也是计数器状态循环一周所用到的状态数。异步计数器1电路中心张咏梅电子工程学院计数器的分类（1）按计数模值分类：

①二进制计数器：计数器的模值M和触发器数k的关系是M＝2k。

②十进制计数器：计数器的模值是10

。③任意进制计数器：计数器有一个最大的计数模值，有比较丰富的控制端，实际使用时可通过简单的连接（一般不需要额外的附加门电路），使计数模值可以在最大值范围内任意设置，使得一种计数器芯片可实现多种计数范围。电路中心张咏梅电子工程学院计数器的分类①加法计数器，每输入一个时钟脉冲，计数值加1，加到最大值后，再从初始状态继续。

（2）按计数值变化的方式分类：

②减法计数器，每输入一个时钟脉冲，计数值减1，减到最小值后，再从初始状态继续。

③可逆计数器，在加/减控制端或不同时钟端的控制下，可以进行加、减选择的计数器。电路中心张咏梅电子工程学院计数器的分类（3）按时钟控制方式分类：①同步计数器，各级触发器的时钟都由同一个外部时钟提供，触发器状态在时钟有效边沿处同时翻转，工作速度较快。②异步计数器，计数器内一部分触发器的时钟由前级触发器的输出提供，由于触发器本身的延迟，使得后级触发器要等到前级触发器翻转后，才可能获得有效时钟产生状态翻转，速度相对较低。

电路中心张咏梅电子工程学院计数器的分类（4）按状态转换规律分类：移存型计数器（状态取值具有左移或右移规律，由移位寄存器构成）和非移存型计数器。电路中心张咏梅电子工程学院5.2.2同步时序逻辑电路分析方法在分析时序电路时只要把状态变量和输入信号一样当作逻辑函数的输入变量处理，则分析组合电路的一些运算方法仍然可以使用在时序逻辑电路的分析中。分析的目的：找出给定时序电路的逻辑功能。即找出电路的状态和输出在输入变量和时钟信号作用下的变化规律。分析的关键是写出给定时序电路的激励方程（驱动方程）、状态方程和输出方程。电路中心张咏梅电子工程学院同步时序逻辑电路分析流程逻辑图激励方程输出方程触发器的状态方程状态转移表状态转移图逻辑功能将激励方程代入相应触发器的特征方程。将外输入和状态取值组合代入状态方程。电路中心张咏梅电子工程学院5.2.3一般同步时序电路分析举例例5.2.2：分析如图所示同步计数器的逻辑功能。解：激励方程状态方程输出方程同步计数器负边沿触发器电路中心张咏梅电子工程学院作状态转移表的方法将任何一组输入变量取值及电路初态的取值代入状态方程和输出方程，算出电路的次态和现态下的输出值；以得到的次态作为新现态，与此时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值，如此重复进行下去，把全部的计算结果列成真值表的形式，就得到状态转移表。电路中心张咏梅电子工程学院例5.2.2的状态转移表例5.2.2没有外输入变量。CP只是控制触发器状态转换的操作信号，不要把它当作输入变量。Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Z00000100101001001100001110001001010101110011011101110001电路中心张咏梅电子工程学院状态转移表的另一种形式CP的顺序Q3

Q2

Q1Z０１２３４５６７０００００1０1００111００

1０111０１１１000000018

0000每经过8个CP信号以后电路的状态循环变化一次，因此这个电路具有对时钟信号计数的功能，是一个计数器，M=8的二进制加法计数器

。电路中心张咏梅电子工程学院状态转移图以图形的方式表示电路状态转换的规律。在状态转移图中，以圆圈表示电路的各个状态，圈内标明状态名或取值，用箭头表示状态的转换方向，在箭头旁边注明状态转换前的输入变量值和输出变量值。000001010011100101110111/0/0/0/0/0/0/0/1斜线左侧标外输入变量取值，斜线右侧标输出值。Q2Q1Q0/Z此电路的输出只与状态有关，与外输入无关，为摩尔型时序电路。电路中心张咏梅电子工程学院摩尔型电路的状态转移图输出只与状态有关，直接在圆圈内标输出值。Q2Q1Q0/ZM=8的二进制同步加计数器，计数循环从000~111共8个状态。计满8个数时，输出Z=1，相当于逢8进1的进位输出。斜线左侧标状态取值，斜线右侧标对应的输出值。电路中心张咏梅电子工程学院时序图在CP脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫时序图。00010001011000110101100000001111一定要画一个完整的循环。Q0、Q1、Q2分别实现了对时钟CP的2、4、8分频。二进制计数器可实现对时钟的2k分频。电路中心张咏梅电子工程学院同步二进制计数器的组成规律触发器数目为k，计数模为M=2k。加计数器各级的连接关系为：J0=K0=1，Ji=Ki=Q0n•Q1n•

……•Qi-1n减计数器各级的连接关系为：J0=K0=1，电路中心张咏梅电子工程学院例5.2.1分析如图所示时序逻辑电路的逻辑功能，写出电路的激励方程、状态方程和输出方程。画出电路的状态转移图并分析电路完成的功能。解：激励方程状态方程输出方程电路中心张咏梅电子工程学院例5.2.1的状态转换表00011110

0

1Q1nQ0nQ1n+1Q0n+1/YA01/010/000/111/011/100/010/001/0状态变量的所有取值组合外输入变量的所有取值组合对应于现态和输入的次态和输出加计数减计数电路中心张咏梅电子工程学院例5.2.1的状态转换图A=0时，在CP信号连续作用下，Q1Q0的值从00到11递增，实现加计数。A=1时，在CP信号连续作用下，Q1Q0的值从11到00递减，实现减计数。可逆计数器M=4电路中心张咏梅电子工程学院例5.2.3分析如图所示的同步计数器。J0=1电路中心张咏梅电子工程学院例5.2.3M=5的任意编码计数器。由工作状态构成的主循环为3→1→2→5→6。三个非工作状态0、4、7最多经过2拍时钟即可进入主循环，因此，该电路能够自启动。全状态图电路中心张咏梅电子工程学院自启动由k个触发器构成的M进制计数器有2k-M个没有用到的非工作状态，若经过有限个时钟脉冲的作用，非工作状态能够自动转入工作状态，则称电路能自启动（自恢复）。能自启动不能自启动电路中心张咏梅电子工程学院例5.2.3的波形图1101000101010111101000101010113→1→2→5→6电路中心张咏梅电子工程学院5.2.4移位寄存器及其应用电路的分析可以在时钟信号的控制下将所寄存的数据依次向右或向左移位的寄存器称为移位寄存器。移位寄存器的用途：（1）寄存代码。（3）实现数据的串行→并行或并行→串行变化。（4）实现数值运算。（5）实现数据处理。（6）构成序列信号发生器。（2）构成计数器。电路中心张咏梅电子工程学院1、移位寄存器的构成经过4个CP信号以后，串行输入的4位代码全部移入了移位寄存器，在4个触发器的输出端得到了并行输出的代码，实现了代码的串行→并行变换。00001100000010101011↑1011CP的顺序输入DiQ0Q1Q2Q312341011

00001000010010101101Di=Qi-1↑↑↑D0=DI电路中心张咏梅电子工程学院移位寄存器的电压波形如果首先将4位数据并行置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器里的4位代码将从串行输出端Q3依次送出，从而实现了数据的并行→串行转换。电路中心张咏梅电子工程学院寄存器的工作方式并行输入、并行输出：接收数据时各位代码同时输入，触发器中的数据也是并行地出现在输出端。串行输入、串行输出：接收数据时各位代码按一定顺序依次输入，触发器中的数据也按一定顺序依次出现在输出端。串行输入、并行输出：接收数据时各位代码按一定顺序依次输入，而触发器中的数据则并行地出现在输出端。并行输入、串行输出：接收数据时各位代码同时输入，而触发器中的数据则按一定顺序依次出现在输出端。电路中心张咏梅电子工程学院移位寄存器的移位方式左移位将Q3Q2Q1Q0构成的移位寄存器的内容看成二进制数。左移位相当于乘以2，再加上最低位的输入SL。例如：0110左移一位：110SLD0=SLDi=Qni

-1(i=1,2,…,N-1)串行输入并行输出串行输出[R]=2[R]+SL电路中心张咏梅电子工程学院移位寄存器的移位方式右移位相当于除以2，再加上最高位的输入SR的值。例如：0110右移一位：SR011DN-1=SRDi=Qni+1(i=1,2,…,N-1)串行输入并行输出串行输出[R]=[R]/2+SR•2n-1右移位将Q3Q2Q1Q0构成的移位寄存器的内容看成二进制数。电路中心张咏梅电子工程学院用JK触发器组成的4位移位寄存器电路中心张咏梅电子工程学院移位寄存器型计数器状态转移是固定的。各级触发器按移位寄存器方式连接，只需设计D0。由移位寄存器构成的计数器称为移位寄存器型计数器，简称移存型计数器。反馈函数电路中心张咏梅电子工程学院2、环形计数器M=K不能自启动以k=3为例Q2Q1Q0电路中心张咏梅电子工程学院1、环形计数器推广能自启动优点：可直接用触发器输出端的1状态表示电路的状态，无需译码，缺点：无效状态多。电路中心张咏梅电子工程学院3、扭环形计数器M=2K以k=4为例不能自启动相邻状态只有一位代码不同，即格雷码。电路中心张咏梅电子工程学院能自启动的4位扭环形计数器D0电路中心张咏梅电子工程学院扭环形计数器自启动的另一种方法×0101111↑1011电路中心张咏梅电子工程学院扭环形计数器的译码电路译码电路K位扭环形计数器…………CPQK-1QK-2…Q0Y0Y1…Y2k-1

000

001

011

111

110

100

0001110001Y0=1Y1=1Y2=1Y3=1Y4=1Y5=1Y0=1状态010和101没有用到。电路