项目五 数字电子钟的设计与制作

数字电子钟的设计与制作五目项返回数字电子钟电路图项目引导项目要求（1）计时功能。能够实现秒、分、时计数；（2）显示功能。用数码管显示计时情况；（3）校时功能。通过校时开关依次校准秒、分、时，使数字钟正常走时；（4）整点报时功能。在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音。返回设计并制作数字电子钟电路，要求如下：学习目标能借助资料读懂集成电路的型号，明确各引脚功能。会识别并测试常用集成计数器。能常用集成计数器产品设计任意进制计数器。能完成数字电子钟的设计、安装与调试。知识目标能力目标了解计数器的基本概念；掌握二进制计数器和十进制计数器常用集成产品的功能及其应用。掌握任意进制计数器的设计方法。掌握数字电子钟的电路组成与工作原理。返回项目学习[知识链接1]计数器及应用[知识链接2]数字电子钟的电路组成与工作原理返回[技能训练]计数、译码和显示电路综合应用[知识拓展]常用计数器的功能及使用返回[知识链接1]计数器及应用一、二进制计数器1．工作原理按二进制计数进位规律进行计数的计数器计数器按步长分为二进制、十进制和N进制计数器；按计数增减趋势分，有加计数、减计数和的可逆计数器按计数器中各触发器的翻转是否同步，有同步计数器和异步计数器；能实现计数功能的电路称为计数器。Q0Q1Q2计数器状态计数顺序000811170116101500141103010210010000二进制加法计数器

计数规律举例二进制减法计数器

计数规律举例Q0Q1Q2计数状态计数顺序000810070106110500141013011211110000“000–1”不够减，需向相邻高位借“1”，借“1”后作运算“1000–1=111”。返回2．集成二进制计数器芯片介绍CT74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161和CT74LS163逻辑功能示意图CT74LS163CTTCTPCRLDD1D2D3CRLD计数状态输出端,从高位到低位依次为Q3、Q2、Q1、Q0进位输出端置数数据输入端，为并行数据输入。计数脉冲输入端，上升沿触发计数控制端，高电平有效。CR

为置0控制端，

低电平有效。LD为同步置数控制端，低电平有效。

集成同步二进制计数器CT74LS161和CT74LS163返回CT74LS161的功能表CO=CTT·Q3Q2Q1Q0CO=Q3Q2Q1Q0CO=CTT·Q3Q2Q1Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

说明输出输入d0d1d2d3d0d1d2d301

当

CR=1、LD=0

，在CP

上升沿到来时，并行输入的数据d3~d0被置入计数器。00

当

CR=LD=1，且CTT和CTP中有0

时，状态保持不变。00000

CR=0

时，不论有无CP

和其他信号输入，计数器被置0。

当

CR=LD=CTT=CTP=1

时，在计数脉冲的上升沿进行4位二进制加法计数。CO在计数至“1111”时出高电平，在产生进位时输出下降沿。CT74LS161的主要功能：

(1)异步置0

功能(CR低电平有效)(2)同步置数功能(LD低电平有效)(3)计数功能(LR=LD=CTT=CTP=1)(4)保持功能(LR=LD=1，CTT

和CTP

中有0)CT74LS161的功能表CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0CO=CTT·Q3Q2Q1Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

说明输出输入返回CT74LS161与CT74LS163的功能比较CO=CTT·Q3Q2Q1Q0CO=Q3Q2Q1Q0CO=CTT·Q3Q2Q1Q0

同步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

说明输出输入CT74LS163CO=CTT·Q3Q2Q1Q0CO=Q3Q2Q1Q0CO=CTT·Q3Q2Q1Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

说明输出输入CT74LS161

CT74LS161与CT74LS163的差别是：“161”为异步置0，“163”为同步置0。其他功能及管脚完全相同。返回3.用74LS161、74LS163实现N进制计数器的方法[例1]用74LS161构成六进制计数器。

根据S6

和CR的有效电平写出③画连线图①写出S6

的二进制代码S6=0110②写出反馈置0函数CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP返回CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP计数输入输出端11&××××S6=0110返回1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。4.实现N进制计数器的方法。注：集成计数器74LS161和74LS163的区别。74LS161清零采用异步方式、置数采用同步方式；74LS163清零、置数均采用同步方式。用74LS161来构成一个十二进制计数器。SN＝S12＝1100例D0～D3可随意处理D0～D3必须都接0SN-1＝S11＝1011用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1＝S12-1＝S11＝1011（2）求归零逻辑。例D0～D3可随意处理D0～D3必须都接0

[例2]

用两片CT74LS161构成8位二进制(256进制)同步计数器。当计至“15”时，CO低

=1，允许高位片计数，这样，第16个脉冲来时，低位片返回“0”，而高位片计数一次。在低位片计至“15”之前，CO低

=0，禁止高位片计数；每逢16的整数倍个脉冲来时，低位片均返回“0”，而高位片计数一次。因此，实现了8位二进制加法计数。28=256CPCOD0CTTCTPCRLDD1D2D3Q0低Q1低Q2低Q3低11CT74LS161

(低位)1××××COD0CTTCTPCRLDD1D2D3Q0高Q1高Q2高Q3高1CT74LS161

(高位)1××××计数输入返回1．工作原理二、十进制计数器按十进制计数进位规律进行计数的计数器用二进制数码表示十进制数的方法，称为二-十进制编码，简称BCD码。8421码十进制加法计数器计数规律Q0Q1Q2Q3计数器状态计数顺序10019000181110701106101050010411003010021000100001000000返回2．集成十进制计数器芯片介绍CD4518内含两个功能完全相同的十进制计数器。每一计数器，均有两时钟输入端CP和EN。时钟上升沿触发，CP输入，EN置高电平；时钟下降沿触发，EN输入，CP置低电平。CR——清零端，高电平有效特点：时钟触发可用上升沿，也可用下降沿（1）同步十进制加法计数器CD4518返回功能演示输

入输

出CRCPEN1×

×全部为00↑

1加计数0

0↓加计数0↓

×保持0×

↑0↑00

1↓CD4518集成块功能表返回[例3]用一片双BCD同步十进制加法计数器CD4518构成二十四进制计数器。个位计数器计数到9（1001），下个脉冲信号到达时，十位计数器计入1。当十位计数器计数到2（0010），个位计数器计数到4（0100）时，通过与门控制使十位计数器和个位计数器同时清零，从而实现二十四进制计数。返回集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。4位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器74LS193CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端；D0～D3并行数据输入端；Q0～Q3计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。（2）双十进制计数器74LS39074LS390具有下降沿触发、异步清零、二进制、五进制、十进制计数等功能74LS390是双十进制计数器，管脚排列如图所示，内部的每一个十进制计数器的结构由一个二进制计数器和一个五进制计数器构成。返回Q0Q1Q2Q3CT74LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B集成异步二-五-十进制计数器CT74LS290R0AR0B异步置0端

(结构图中未画出)S9AS9B异步置9端内含一个1位二进制计数器和一个五进制计数器。M=2M=5二进制计数器的计数脉冲输入端，下降沿触发。

二进制计数器输出端五进制计数器的计数脉冲输入端，下降沿触发。五进制计数器的输出端，从高位到低位依次为Q3、Q2、Q1。[知识拓展]常用计数器的功能及使用返回

①异步置0功能：当R0=R0A·R0B=1、S9=S9A·S9B=0

时，计数器异步置0。CT74LS290的功能

②异步置9功能：当S9=S9A·S9B=1、R0=R0A·R0B=0

时，计数器异步置9。

③计数功能：当R0A·R0B=0且S9A·S9B=0时，在

时钟下降沿进行计数。计数00置91001×10置00000×01Q0Q1Q2Q3CPS9A·S9BR0A·R0B说明输

出输入××返回集成十进制异步计数器74LS290CT74LS290的基本应用Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出计数输入1构成1位二进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出1构成异步五进制计数器计数输入什么功能？什么功能？返回输出从高位到低位依次为Q3、Q2、Q1、Q0Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B计数输入应用：思考下列接法构成什么电路？返回由上述工作波形可见，该电路构成8421BCD码加法计数器。Q3Q0Q1Q2CP1245678910310001011000112345要画满一个计数周期！设计数器初态为0000。000工作波形

Q0

为模2计数器输出端，因此来一个CP翻转一次。

Q3Q2Q1

为对Q0

进行五进制计数的输出端。Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B返回练一练试用一片双BCD同步十进制加法计数器CD4518构成六十进制计数器，返回[技能训练]计数、译码和显示电路综合应用训练要求（1）识别中规模集成计数器的功能，管脚分布。（2）完成集成计数器74LS161的逻辑功能测试。（3）完成集成计数器74LS390的逻辑功能测试。（4）完成用74LS161构成五进制计数器的电路设计及功能测试。（5）完成用74LS390构成二十四进制计数器的电路设计及功能测试。（6）完成计数、译码和显示电路的测试。返回目标及实作条件掌握数字电路实验装置的结构与使用方法。熟悉中规模集成计数器的逻辑功能及使用方法。熟悉中规模集成译码器及数字显示器件的逻辑功能。掌握集成计数器逻辑功能测试。掌握任意进制计数器的设计方法及功能测试。掌握计数、译码、显示电路综合应用的方法。知识与技能目标设备与器件设备：数字电路实验装置1台器件：74LS161、74LS00、74LS390、74LS08各一片74LS48、共阴极LED数码管

各两片返回

内容及步骤1．测试74LS161的逻辑功能并构成五进制计数器用74LS161构成五进制计数器74LS161功能测试图返回2．测试74LS390的逻辑功能。参考74LS161功能测试图，自己画出74LS390的功能测试接线图，分别完成74LS390的二进制、五进制、十进制计数等功能测试。提示3．用74LS390构成二十四进制计数器。返回4．计数、译码和显示电路综合应用。返回[知识链接2]数字电子钟的电路组成与工作原理秒脉冲发生器六十进制“秒”、“分”计数器、二十四进制“时”计数器时、分、秒译码显示电路校时电路报时电路返回秒脉冲发生器返回秒脉冲发生器电路图CMOS石英晶体多谐振荡器产生f=32768Hz的基准信号，经T/触发器构成的15级异步计数器分频后，便可得到稳定度极高的秒信号。这种秒脉冲发生器可做为各种计时系统的基准信号源。返回秒脉冲发生器原理CD4060的功能表RCP功能1×清零0↑不变0↓计数Q14=21，Q13=22……返回

14

13

12

11

10

9

874LS74

1

2

3

4

5

6

7VCC2RD

2D

2CP

2SD

2Q

2Q1RD

1D

1CP

1SD

1Q

1QGND

想一想：1、如何连接？2、检测方法？返回任务：1.查找CD4518的管脚说明及功能表2.弄清其使用方法，并用来构成六十进制、二十四进制计数器计数器返回CD4518结构功能图及管脚图返回abcdefgdpabcdef

gGNDGNDdp译码显示电路注意：哪个脚是计数器的高位。返回74LS48的管脚排列图灯测试输入：=0时，数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平。灭零输入：主要用来熄灭不希望显示的零。如0013.2300，显然前两个零和后两个零均无效，则可使用使之熄灭，显示13.23。

双重功能的端子，既可作为输入信号又可以作为输出信号。作为输入端使用时，称灭灯输入控制端。只要=0，数码管各段同时熄灭。作为输出端使用时，称灭零输出端。在A3=A2=A1=A0=0，而且有灭零输入信号（=0）时。才会输出低电平，表示译码器把不希望显示的零熄灭了。返回“秒”校时采用等待校时法。正常工作，S1拨向VDD。校对时，S1接地，暂停秒计时。标准时间一到，立即将S1拨回VDD位置。“分”和“时”校时采用加速校时法。正常工作，S2或S3接地。校对时，将S2、S3拨向VDD位置，让“分”、“时”计数器以秒节奏快速计数。待标准时刻一到，立即将S2、S3拨回接地位置。注意：1、开关的接法2、与计数器的接口校时电路返回在59分51、53、55、57秒时鸣叫四声低音，在59分59秒时鸣叫一声高音。整点报时电路返回当分、秒计数器计到59分51秒时开始鸣叫报时

QD4QC4QB4QA4=0101--分QD3QC3QB3QA3=1001--分QD2QC2QB2QA2=0101—秒QD1QC1QB1QA1=0001—秒

0011010101111001QC4=QA4=QD3=QA3=QC2=QA2=QA1=1在51、53、55和57秒时，扬声器以512Hz音频鸣叫四次在59秒时，扬声器以1024kHz高音频鸣叫最后一响注意：与CD4060的接口返回工作任务返