计算机组成原理：第三章 主存储器和存储系统1

常用的半导体存储器芯片有多字一位片和多字多位（4位、8位）片，如16M位容量的芯片可以有16Ml位和4M4位等种类。

1.存储器容量扩展五、存储器的组成与控制

思考：用几片1K×4位存储芯片组成1K×8位的存储器？

用2片1K×4位存储芯片组成1K×8位的存储器10根地址线8根数据线D0D4……D7A0A9•••21142114

D0D4……D7

思考：用几片16K×1位存储芯片组成16K×8位的存储器？

A0A12•••A1A1316K×116K×116K×1••••••••••••

（2）字扩展（增加存储字的容量）思考：用几片1K×8位存储芯片组成2K×8位的存储器？

用2片1K×8位存储芯片组成2K×8位的存储器1K×8位1K×8位D7D0•••••••••••••••

A1A0•••A9CS0A10

1CS111根地址线8根数据线•••

思考：用几片16K×8位存储芯片组成64K×8位的存储器？D7D0•••••••••

A13A0•••16K×8位16K×8位16K×8位16K×8位A14A15•••••••••••••••

译码器

（3）字位扩展例：由Intel2114（1K4位）芯片组成容量为4K8位的主存储器的逻辑框图，说明地址总线和数据总线的位数，该存储器与8位字长的CPU的连接关系。

低位地址分配给芯片，高位地址形成片选逻辑。

芯片芯片地址片选信号片选逻辑1K1K1K1KA9…A0A9…A0A9…A0A9…A0CS0CS1CS2CS3

A11A10

（5）地址分配与片选逻辑（6）连接方式：扩展位数,扩展单元数,连接控制线

A8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………1K×41K×41K×41K×41K×41K×41K×41K×42.存储器与CPU的连接（1）地址线的连接（2）数据线的连接（3）读/写命令线的连接（4）片选线的连接（5）合理选择存储芯片（6）其他：时序、负载例1：（1）先将16进制地址范围写成二进制地址码，并确定其总容量0110000000000000A15A14A13A12A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111111K×8位RAM区6800H6BFFH2K×8位ROM区6000H67FFH

（2）选择存储芯片2K×8位ROM区1K×8位RAM区1片2K×8位的ROM2片1K×4位的RAM（3）分配CPU地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线剩下的高位地址线与访存控制信号MREQ共同产生存储芯片的片选信号。根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WE………CPU与存储芯片的连接图（4）确定片选信号例2：

（1）先将16进制地址范围写成二进制地址码,并确定其总容量（2）选择存储芯片1片8K×8位ROM2片8K×8位RAM1片4K×8位RAM（3）分配CPU地址线CPU的A12~A0

接1片8K×8位ROM和2片8K×8位RAM的地址线CPU的A11~A0接1片4K×8位RAM的地址线剩下的高位地址线与访存控制信号MREQ共同产生存储芯片的片选信号。CPU与存储芯片的连接图（4）确定片选信号作业：

计算机在运行过程中，主存储器要和CPU、各种外围设备频繁地高速交换数据。由于结构、工艺和元件质量等种种原因，数据在存储过程中有可能出错，所以，一般在主存储器中设置差错校验线路。实现差错检测和差错校正的代价是信息冗余。早期的计算机多采用奇偶校验电路，只有一位附加位，但这只能发现一位错而不能纠正。由于大规模集成电路的发展，主存储器的位数可以做得更多，使多数计算机的存储器有纠正错误代码的功能（ECC）。一般采用的海明码校验线路可以纠正一位错。3.存储器的校验

速度和容量是存储器的两大主要课题，计算机的发展对存储器不断地提出更高速度和更大容量的要求。除去存储器制造技术在不断发展外，在单机系统中，提高存储器性能的技术还有：双端口存储器、并行主存储器、高速缓冲存储器、虚拟存储器等。1、存储器制造技术的发展（1）FPMDRAM（FastPageModeDRAM）：快页模式DRAM。（2）EDODRAM（ExtendedDataOutDRAM）：扩展数据输出DRAM。六、提高存储器性能技术（4）DDRDRAM（DoubleDataRataDRAM）：双速率SDRAM。（6）SLDRAM（SyncLinkDRAM）：同步链接DRAM。（5）RDRAM（RambusDRAM）：内部总线DRAM。（3）SDRAM（SynchronousDRAM）：同步主存。（7）VCM（VirtualChannelMemory）双端口存储器具有两个彼此独立的读/写口，每个读/写口都有一套独立的地址寄存器和译码电路，可以并行地独立工作。两个读/写口可以按各自按收的地址，同时读出或写入，或一个写入而另一个读出。与两个独立的存储器不同，两套读/写口的访存空间相同，可以访问同一存储单元。通常使双端口存储器的一个读/写口面向CPU，另一个读/写口则面向外设或输入输出处理机。地址寄存器地址寄存器译码译码存储体数据A数据B地址A地址B双端口存储器示意图2、双端口存储器

3、并行主存器并行主存有单体多字方式和多体并行方式。（1）单体多字方式多个并行工作的存储器共有一套地址寄存器和译码电路，按同一地址并行地访问各自的对应单元。单体多字并行主存系统示意图W位W位W位W位W位

地址寄存器MAR

主存控制器......单字长寄存器数据寄存器MDR

存储体M0M1Mn-1...地址

MDRM0地址译码MARMDRM1地址译码MARMDRMn-1地址译码MAR地址寄存器多体并行主存系统示意图（2）多体并行方式M0……M1……M2M3…………体内地址体号体号地址000000000001001111010000010001011111100000100001101111110000110001111111高位交叉（顺序编址）主存地址寄存器的高位表示模块号，低位表示块内地址。高位交叉（顺序编址）M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址译码块内地址模块号低位交叉（交叉编址）M0……M1……M2M3…………体号体内地址地址000000000001000010000011000100000101000110000111111100111101111110111111主存地址寄存器的低位表示模块号，高位表示块内地址。M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址译码

体号体内地址低位交叉（交叉编址）低位交叉的特点：在不改变存取周期的前提下，增加存储器的带宽时间单体访存周期单体访存周期启动存储体0启动存储体1启动存储体2启动存储体3问题的提出避免CPU“空等”现象CPU和主存（DRAM）的速度差异缓存CPU主存容量小速度高容量大速度低程序访问的局部性原理3.3高速缓冲存储器1、主存和缓存的编址主存和缓存按块存储M>>C块的大小相同B

为块长~~~~……主存块号主存储器012m－1字块0字块1字块M－1主存块号块内地址m位b位n位M块B个字缓存块号块内地址c位b位C块B个字~~~~……字块0字块1字块C－1012c－1标记Cache缓存块号一、Cache的工作原理主存块调入

缓存主存块与缓存块建立了对应关系用标记记录与某缓存块建立了对应关系的主存块块号。命中主存块与缓存块未建立对应关系主存块未调入

缓存2、命中与未命中未命中CPU欲访问的信息在Cache中的比率命中率

与Cache的容量

与块长

有关块长取一个存取周期内从主存调出的信息长度CRAY_116体交叉块长取16个存储字IBM370/1684体交叉块长取

4个存储字3、Cache的命中率

4、

Cache–主存系统的效率效率e

与命中率有关

e

=×100%则

e

=

×100%例如：假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求Cache-主存系统的命中率、平均访问时间和效率。（1）Cache的命中率

（2）平均访问时间

（3）访问效率

数据总线Cache替换机构可装进？命中？主存Cache地址映象变换机构主存访问主存替换CacheCache存储体块号块内地址直接通路访问主存装入CacheNNYY块号块内地址CPU主存地址地址总线Cache地址Cache替换机构Cache存储体5、Cache的基本机构主存Cache地址映象变换机构访问Cache取出信息送CPU访问主存取出信息送CPU将新的主存块调入Cache中执行替换算法腾出空位结束命中？Cache满？CPU发出访问地址开始YNYN读6、Cache的读写操作Cache和主存的一致性

写通法（Write–through）写回法（Write–back）写操作时数据既写入Cache又写入主存

写操作时只把数据写入Cache而不写入主存，当Cache数据被替换出去时才写回主存。

写操作时间就是访问主存的时间，读操作时不涉及对主存的写操作，更新策略比较容易实现。写操作时间就是访问Cache的时间，读操作Cache失效发生数据替换时，被替换的块需写回主存，增加了Cache的复杂性。写二、Cache——主存的地址映射

由主存的地址映射到Cache地址称为地址映射。地址映射方式很多，有直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）直接映射全相联映射组相联映射地址映射方式字块2m－1

字块2c+1字块2c+1－1字块2c

+1

字块2c字块2c－1字块1字块0………主存储体字块1标记字块0标记字块2c－1标记Cache存储体t位012c－1…字块字块地址主存字块标记t

位c

位b

位主存地址比较器（t位）=≠不命中有效位=1？*m位Cache内地址否是命中每个缓存块i

可以和若干

个主存块对应每个主存块j

只能和一

个缓存块对应

字块2c+1字块2c字块0字块01、直接映射主存

中的任一块可以映象到缓存

中的任一块字块2m－1字块2c－1字块1

字块0……字块2c－1字块1字块0…标记标记标记主存字块标记字块内地址主存地址m=t+c

位b位m

=

t+cCache存储器主存储器

字块02、全相联映射字块2m－1字块2c-r+1

字块2c-r+

1字块2c-r字块2c-r

－

字块1字块0………字块3标记字块1标记字块2c－1标记字块2标记字块0标记字块2c－2标记…………字块内地址组地址主存字块标记s=t+r

位q=

c－r

位b

位组012c-r－1主存地址Cache主存储器m

位（r=1)1某一主存块j

按模Q

映射到缓存

的第i

组中的任一块

直接映象全相联映象字块0字块1字块0字块2c-r字块2c-r+13、组相联映射把Cache分为Q组，每组有R块例1假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射到Cache中的第5块（设起始字块为第1块）？（4）画出直接映射方式下主存地址字段中各段的位数。解:（1）4K=212，Cache地址为12位。每块容量为16×4B=64B，4KB/64B=64

块。（2）512K=219，主存地址为19位。512KB/64B=8192块。（3）在直接映射方式下，由于Cache共有64块，主存共有8192块，因此主存的第5，64+5，2×64+5，…，213-64+5块都能映射到Cache的第5块中。（4）主存字块标记缓存字块标记字块内地址7位6位6位例2假设主存容量为512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。（1）在直接映射方式下，设计主存的地址格式。（2）全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式。（4）若主存容量为512K×32位，块长不变，在四路组相联映射方式下，画出直接映射方式下，设计主存的地址格式。解：（1）直接映射主存字块标记缓存字块标记字块内地址7位10位2位（2）全相联映射主存字块标记字块内地址17位2位例2假设主存容量为512K×16位，Cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。（1）在直接映射方式下，设计主存的地址格式。（2）全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式。（4）若主存容量为512K×32位，块长不变，在四路组相联映射方式下，画出直接映射方式下，设计主存的地址格式。（3）二路组相联映射主存字块标记组地址字块内地址8位9位2位（4）主存字块标记组地址字块内地址10位8位2位例3假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache后，存储器性能提高多少？解：设Cache的存取周期为t，主存的存取周期为5t，则系统的平均访问时间为

ta=0.95×t+0.05×5t=1.2t性能为原来的5t/1.2t=4.17倍，即提高了3.17倍。例4设某主机主存容量为16MB，Cache容量为8KB。每字块有8个字，每字为32位。设计一个四路组相联映射的Cache组织。（1）画出主存地址字段中各段的位数。（2）设Cache初态为空，CPU依次从主存第0,1,2,…,99号单元读出100个字（主存一次读出一个字），并重复此次序读10次，问命中率是多少？（3）

若Cache的速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？（4）系统的效率多少？解：（1）主存字块标记组地址13位6位5位字块内地址（2）命中率

（3）平均访问时间ta=0.987×t+(1-0.987)×5t=1.052t性能为原来的5t/1.052t

=4.75倍，即提高了3.75倍（4）系统效率e

=t/1.052t×100%=95%1.先进先出（FIFO）算法2.近期最少使用法（LRU）算法三、替换算法3.随机法理想的替换方法：把未来很少用到的或者很久才用到的数据块替换出来。常用替换算法：选择最早调入Cache的字块进行替换，不考虑各字块的使用情况。选择近期用得最少的字块进行替换，需要随时记录各字块的使用情况随机选择被替换的块选择题1.存取周期是指_____。

A.存储器的写入时间B.存储器进行连续写操作允许的最短间隔时间

C．存储器进行连续读或写操作所允许的最短时间间隔2.一个16K×32位的存储器，其地址线和数据线的总和是_____。

A．48B．46C．363.一个512KB的存储器，其地址线和数据线的总和是_____。

A．17B．19C．274.某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是___。

A．64KB．32KBC.32K5.某一RAM芯片，其容量是32K×8位，除电源和接地端外，该芯片引出线的最少数目是_____。

A．25B．40C．236.

若主存每个存储单元为16位，则_____。

A．其地址线为16根

B．其地址线数与16无关

C．其地址线数与16有关7.

某存储器容量为32K×16，则_____。

A．地址线为16根，数据线为32根

B．地址线为32根，数据线为16根

C．地址线为15根，数据线为16根8.在存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是____。A．寄存器—主存—cache—辅存

B．寄存器—主存—辅存—cache

C．寄存器—cache—辅存—主存

D．寄存器

—cache—主存—辅存9.在多级存储体系中，“Cache—主存”结构的作用是解决____的问题。

A．主存容量不足B．主存与辅存速度不匹配

C．辅存与CPU速度不匹配D．主存与CPU速度不匹配10.有一主存—Cache层次的存储器，其主存容量1MB，Cache容量16KB，每字块有8个字，每字32位，采用直接地址映像方式，若主存地址为35301H，且CPU访问Cache命中，则在Cache的第

字块中。A．152B．153C．154D．15111.某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是____。(2009年考研题)

A．0B．2C．4

D．612.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上术规格的ROM芯片数和RAM芯片数分别是____。(2009年考研题)

A．1、15B．2、15C．1、30D．2、3013.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是____。A．5%B．9.5%C．50%Ｄ．95%假定用若干个2K×4位芯片组成一个8K×8的存储器，则0B1FH所在芯片的最小地址是____。(2010年考研题)

A．0000HB．0600HC．0700HＤ．0800H15.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器的位数至少是____。

(2011年考研题)

A．22位

B．23位

C．25位D．26位17.下列有关RAM和ROM的叙述中正确的是____。(2010年考研题)ⅠRAM是易失性存储器，ROM是非易失性存储器ⅡRAM和ROM都是采用随机存取方式进行信息访问ⅢRAM和ROM都可用做CacheⅣRAM和ROM都需要进行刷新

A．仅Ⅰ和ⅡB．仅Ⅱ和ⅢC．仅Ⅰ，Ⅱ，ⅢD．仅Ⅱ，Ⅲ，Ⅳ作业：P180—7.7一、概述1.特点：容量大、速度慢、价格低、非易失性，不直接与CPU交换信息。3.4辅助存储器2.常用辅存：硬磁盘、软磁盘、磁带、光盘等。磁表面存储器磁盘：信息以磁道为记录轨迹0磁道n磁道磁盘信息分布：盘片的上下两面都能记录信息，通常把磁盘片表面称为记录面（磁面）记录面上一系列同心圆称为磁道，每个盘片表面通常有几十到几百个磁道柱面指的就是多个盘片上具有相同编号的磁道，它的数目和磁道是相同的每个磁道又分为若干个扇区，它是磁盘上的最小记录单位PC机中每个扇区的标准容量是512个字节柱面扇区磁道3.磁表面存储器的技术指标用道密度Dt和位密度Db表示。存储总容量C

=n×

k×

s（1）存储密度：单位长度或单位面积磁层所存储的二进制信息。（2）存储容量：磁表面存储器所能存储的二进制信息总数量。n：存放信息的盘面数k：每个盘面的磁道数s：每条磁道上记录的二进制代码数道密度：沿磁盘半径方向单位长度的磁道数。(道/英寸TPI或道/毫米TPM)位密度：指沿磁道的单位长度上记录的二进制信息位数。面密度：以上两个乘积。平均寻址时间=平均寻道时间+平均等待时间（3）寻址时间

1）寻道时间：定位时间，磁头寻找目标磁道时间。2）等待时间：磁头等待磁道扇区旋转到磁头下方位置。磁盘存储器采取直接存取方式，寻址时间包括两部分：硬磁盘存储器比软磁盘存储器的平均寻址时间短。

（5）误码率：出错信息位数与读出信息的总位数之比。（6）价格（位价格）在所有存储设备中磁表面和光盘存储器的位价格最低。例1：某盘组共9块盘片，有16个盘面来记录数据，每面分256个磁道，每道有16个扇区，每个扇区存储512个字节，假设磁盘旋转速度为每分钟3600转，求数据传输率。解：每秒钟的的转速=3600/60=60转；数据传输率=每一磁道容量×每秒钟转速

=16×512×60=480KB/S

例2假设磁盘存储器共有6个盘面，最外两侧盘面不能记录，每面有204条磁道，每条磁道有12个扇段，每个扇段有512B，磁盘机以7200rpm速度旋转，平均定位时间为8ms。

(1)计算该磁盘存储器的存储容量。(2)计算该磁盘存储器的平均寻址时间。解：（1）10×204×12×512B=12553760B

例3：有一台磁盘机，平均找道时间为30ms，平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上随机存放着1000件每件3000B的数据。现欲把一件件数据取走，更新后再放回原地。假设一次取出或写入所需时间为：平均找道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入输出操作不相重叠。试问更新磁盘上全部数据需要多少时间？

解：

读出/写入一块数据所需时间=3000B÷500B/ms=6ms

更新全部数据所需的时间=2×1000(平均找道时间+平均等待时间+传送一块数据的时间)+1000×CPU更新一块数据的时间

=2×1000(30+120+6)ms+1000×4ms=316000ms=316s二、磁记录原理和记录方式1.磁记录原理：磁表面存储器通过磁头和记录介质的相对运动完成读/写操作。写局部磁化单元载磁体写线圈SNI局部磁化单元写线圈SN铁芯磁通磁层写入“0”写入“1”I磁头在磁表面存储信息原理图演示I运动方向1I01.磁记录原理：磁表面存储器通过磁头和记录介质的相对运动完成读/写操作。写N读线圈S读线圈SN铁芯磁通磁层运动方向运动方向ssttffee读出“0”读出“1”读1.磁记录原理：磁表面存储器通过磁头和记录介质的相对运动完成读/写操作。1.磁记录原理：磁表面存储器通过磁头和记录介质的相对运动完成读/写操作。读演示磁头在磁表面存储信息原理图II10运动方向2.磁表面存储器的记录方式（编码方式）011100010数据序列RZNRZNRZ1PMFMMFMT位周期RZ：归零制NRZ：不归零制NRZ1：见“1”就翻的不归零制PM：调相制FM：调频制MFM：改进型调频制试分析图示写电流波形属于何种记录方式。①是调频制（FM） ②是改进的调频制（MFM）③是调相制（PE） ④是调频制（FM）⑤是不归零制（NRZ） ⑥是“见1就翻制”（NRZ1）三、硬磁盘存储器1.硬磁盘存储器的类型（1）固定磁头和移动磁头（2）可换盘和固定盘