数字逻辑：第7章 时序逻辑设计原理2

7.5用状态图设计状态机在数字系统设计中，把规模较大的系统从逻辑上划分为控制电路和运算电路两大部分，运算电路实现对信号进行运算和传递，而控制电路则是保证运算电路的数据处理按规定的微操作序列进行运算电路任务：接受控制单元发出控制信号，完成信息的加工和存储，并检验信息间的函数关系，产生状态变量控制电路核心是时序电路，本质是一个状态发生器基本功能：对指令流和数据流实施时间上和空间上的正确控制状态发生器的主要两个功能是：寄存控制单元的现态和生成次态。若采用触发器作为寄存器状态的元件，就可以用触发器的状态组合来表示控制单元的状态1/3/202317.5用状态图设计状态机（续）一个电路的输入端可能有很多转移表达式，其值为1时，会发生相应转移互斥性：对应某种输入，只有一个次态完备性：对应某种输入，总有一个次态1/3/20232000111110101100A’A’A’A’A’B’A’BAAAABAB’A7.5用状态图设计状态机（续）例：设计一个时钟同步状态机来控制雷鸟车尾灯？如何采用转移表达式画状态图1/3/202337.5用状态图设计状态机（续）

雷鸟车尾每边有3个灯，这些灯轮流顺序亮起，以表示车子的转向；状态机有2个输入信号(LEFT和RIGHT)，它们分别表示驾驶员左转和右转的要求。另外还有1个应急闪烁输入(HAZ)，它要求车尾灯工作在告警状态，即所有6个灯轮流协调地闪烁。还假设有一个单独运行时钟信号，该信号的频率等于这些灯所要求的闪烁频率。1/3/202347.5用状态图设计状态机（续）输入：LEFT，RIGHT，HAZ，（时钟）输出：LC，LB，LA，RA，RB，RC共有8个状态，其中IDLE为空闲状态（没有灯发光）；L1表示左转时，1个灯亮；LR3告警状态1/3/20235问题2：在IDLE状态时，如果LEFT和HAZ同时有效会怎么样？7.5用状态图设计状态机（续）输出的数目太多，单独列出一个输出表而不是把输出值直接写在状态图中每一个输出变量表示为使其值为1的输入变量之和问题1：可以用L1、L2等直接做输出？即：在IDLE状态时，次态是往L1还是LR3，存在二异性1/3/20236状态图必须没有二义性，即离开每一个状态的弧线上所标出的转移表达式都是互斥的，并且是完备的。7.5用状态图设计状态机（续）互斥性：在离开每一状态的弧线上所标的任意一对转移表达式的逻辑积等于0。完备性：在离开每一状态的弧线上所标的所有转移表达式的逻辑和等于1。右图无二义性图7-63雷鸟车尾灯的正确状态图如何判断无二异性？1/3/20237完备性：在离开每一状态的弧线上所标的所有转移表达式的逻辑和等于1。互斥性验证：令状态LEFT为状态A，RIGHT：B，HAZ：C互斥性：在离开每一状态的弧线上所标的任意一对转移表达式的逻辑积等于0。对状态IDLE而言：(LEFT·HAZ’·RIGHT’)·(LEFT+RIGHT+HAZ)’=(A·C’·B’)·(A+B+C)’=AB’C’·A’B’C’=0对状态IDLE而言：(A·C’·B’)+(A+B+C)’+B·C’·A’+(C+A·B)=AB’C’+A’B’C’+A’BC’+AB+C=1（卡诺图中所有方块内全为1）完备性验证：7.5用状态图设计状态机（续）1/3/20238

有没有更好的改进？一旦左转循环或者右转循环开始了，即使HAZ有效的话，这个循环也可以进行到最后，（一旦出故障，可以立即进入告警模式吗？）

问题37.5用状态图设计状态机（续）1/3/202397.5用状态图设计状态机（续）初态：000；左转：Q2=0，Q1Q0用葛莱码；右转：Q2=1，Q1Q0用葛莱码；全亮：100。一个更好的改进对驾驶员来说，一有可能就进入告警模式会更安全些1/3/2023107.5用状态图设计状态机（续）1/3/202311Q2Q1Q0 000 001 010 011 100 101 110 111000 000 100 101 100 001 101 100 100001…………111 110 100 110 100 110 100 110 100LEFTRIGHTHAZQ2*Q1*Q0*表7-8，7-17均无二异性表7-8次态是输入和现态的函数表7-17次态是输入（转移表达式，输入的变形形式）和现态的函数雷鸟车尾灯转移表7.5用状态图设计状态机（续）1/3/202312LCLBLARARBRC0000000000000000000000001111111111111111111111117.5用状态图设计状态机（续）雷鸟车尾灯状态、输出表1/3/2023137.6用转移表综合状态机

转移方程转移方程是根据前面状态和输入来定义每个下一状态变量V*下一状态变量V*的转移方程可以写成为一种混合求和范式：即：转移方程中对应于V*列中值为1的每一行，都有一个转移p项一个转移p项就是该行当前状态的最小项与转移表达式的乘积。转移列表可以看成是一种混合的真值表1/3/2023147.6用转移表综合状态机（续）激励方程使用D触发器时，若Qi*=表达式，则Di=表达式使用其它触发器时，要建立激励产生表，如p418。1/3/2023157.6用转移表综合状态机（续）

其他方法由转移列表获得转移方程和激励方程，如果在某个下一状态变量的列中，0的个数比1的个数要少得多，就可以利用这一特性先写出该状态变量列的关于0元素的转移方程。即：Q2*的方程，只需要对上式两边求补即可Q2*=(Q2+Q1+Q0+HAZ+RIGHT)(Q2+Q0’+HAZ)(Q1’+Q0)(Q2’+Q0)1/3/2023167.6用转移表综合状态机（续）利用转移列表中的0值而直接得到下一状态变量V*的表达式：Q2*=(Q2+Q1+Q0+(LEFT+HAZ+RIGHT)’)·(Q2+Q1+Q0+LEFT·HAZ’·RIGHT’)·(Q2+Q1+Q0’+HAZ’)·(Q2+Q1’+Q0’+HAZ’)·(Q2+Q1’+Q0)·(Q2’+Q1’+Q0)·(Q2’+Q1+Q0)某一行的转移s项即是该行当前状态的最大项与该行转移表达式之和。转移方程将V*表示成“或-与”式。1/3/2023177.7其他状态机设计举例设计一个时钟同步状态机（“猜谜游戏”机），它有4个按钮输入G1～G4和4个灯输出L1～L4，按钮和灯都有一个编号。另外，还有一个ERR信号输出与一个红灯相连。4个灯在时钟控制下，轮流地被点亮，时钟频率为4Hz。按下一个按钮，就有一个输入Gi为有效。如果在时钟触发沿所测得Gi与时钟触发沿到来前就有效的灯输出不相同的话，ERR信息有效，红灯被点亮。一旦完成了一次猜测，游戏就停止并且ERR输出会维持1个或多个时钟周期，直到输入Gi被取消，游戏又恢复进行。1/3/2023187.7其他状态机设计举例（续）?问题：在STOP状态时无法记住“猜测”的结果是否正确1/3/2023197.7其他状态机设计举例（续）当使用者想要通过同时按下2个或者多个按钮，或者通过在停止状态时改变他的猜测方式来愚弄机器的话，就要求机器进入SERR状态。解决办法：设置两个停止状态如何使游戏更具挑战性？1/3/2023207.7其他状态机设计举例（续）1/3/202321输出方程7.7其他状态机设计举例（续）转移方程1/3/2023227.7其他状态机设计举例（续）猜谜游戏的状态图有6个状态，而实际的状态机是由3个触发器所构成，具有8个状态。将未用状态从转移列表中删除，从十分有限的意义上来说，是把它们当成为“无关状态”：猜谜游戏状态机中对于所有的输入取值组合，未用状态的下一状态编码都会是100当机器陷入未用状态时安全的、可以接受的特性，因为100是正常状态（SOK）的编码。

未用状态1/3/2023237.7其他状态机设计举例（续）输出编码状态赋值∵机器的输出只是状态的函数∴用输出作为状态变量，而且给每一个已命名的状态赋予所要求的组合与优先编码器比较1/3/202324输出编码状态赋值得到的激励方程，有时会比采用最小状态变量法进行状态赋值所得到的激励和输出方程要简单。在表7-18的转移列表中，每个下一状态列中的1的个数都很少，所以每个转移/激励方程所包含的转移p项也很少：7.7其他状态机设计举例（续）无输出方程1/3/2023257.7其他状态机设计举例（续）

“无关”状态编码在表7-19中，5变量的32种编码状态只用了6种，剩余都是未用的且这些未用状态的下一状态都是00000另一种未用状态的处理方法：就是在给当前状态进行编码状态赋值时，通过谨慎地应用“无关”项来实现的转移方程：每一个可能的当前状态变量组合对应于编码状态中的一个（例如，10111＝S1，00101＝S3）1/3/2023267.7其他状态机设计举例（续）1/3/2023277.7其他状态机设计举例（续）例：机器不小心进入状态01011（S2类中之一），当转移表达式为G1’G2’G3’G4’时，下一状态是S3S2全部类S3G1’G2’G3’G4’1/3/2023287.7其他状态机设计举例（续）例：设计一个序列检测器，用来检测串行二进制序列，每当连续输入三个（或三个以上）1时，序列检测器的输出为1，其他情况下输出为0。解第一步做原始状态图和状态表典型输入、输出序列如下：输入X0111011110输出Z0001000110设电路的初始状态为AX输入第一个1时 检测器的状态为

BX输入11CX输入111D1/3/202329ABCD001/10/01/01/01/10/0状态S输入X/输出Z0/0次态/输出ABCD现态

X=0X=1A/0A/0A/0A/0B/0C/0D/1D/1原始状态图第二步状态化简次态/输出ABC现态

X=0X=1A/0A/0A/0B/0C/0D/1已化简的转移/输出表原始状态表7.7其他状态机设计举例（续）1/3/202330第三步状态编码次态/输出000111现态

Q1Q0

X=0X=100/000/000/001/011/011/1确定状态A的编码为00

状态B的编码为01

状态C的编码为11状态表第四步选择触发器选择J-K触发器第五步构造激励表假设未用状态转移到000（最小冒险法）XQ2Q1Q2*Q1*J2K2J1K1Q2*Q1*J2K2J1K1Z00000d

0d010d1d001000dd1111dd001100d1d111d0d011000d10d00d10d00 1完整的状态表、激励表与输出表7.7其他状态机设计举例（续）1/3/202331第七步由激励表推导出激励方程第八步由状态表推导出输出方程J2=XQ1K2=Q1’J1=XQ2K1=XZ=Q2Q1第九步由激励方程和输出方程画逻辑电路图思考：实现相同的功能，Moore型状态机与Mealy状态机所需的状态个数一样吗？7.7其他状态机设计举例（续）1/3/2023327.8状态机的分解

大型的状态机也很难概念化、设计以及调试。面对大型状态机的问题时，设计者常常要寻找机会使用较小的状态机集合来解决问题。

有一个较为完善的状态机分解理论，可以用来分析任何给定的单片式状态机，以确定该状态机是否可以用较小型的状态机的集合来实现。例：主机开始启动计数器工作，这时它希望在某个特定的主状态能保持n个时钟触发沿；当第n个时钟触发沿发生时，子机计数器使得一个DONE信号有效。把主机设计成一直处于等待状态直到DONE信号有效为止。这个要求使得主机增加了一个额外的输入和一个额外的输出（START和DONE），但是却减少了n-1个状态。1/3/2023337.8状态机的分解（续）要使得游戏更具有挑战性，可以使时钟频率为原来的2倍或是3倍，并且让灯保持原来状态的时间为任意长。这样游戏者就真正要做出判断：某一盏灯在某一状态上保持的时间是否足以让他按下按钮。1/3/202334EN有效时，才能从S3变到下一状态S41/3/202335

一个有n个反馈回路的电路，有2n种状态。反馈回路是记忆元件，储存着电路当前的状态。反馈时序电路内部状态的变化直接由输入变化引起，故用总态表示电路所处的状态，它是内部状态和输入状态的组合。7.9反馈时序电路各种类型的锁存器和触发器等，都是反馈时序电路，它们都有一个或者多个反馈回路。1/3/2023367.9反馈时序电路（续）稳定的总态表明由当前的内部状态和输入状态所确定的下一个内部状态与当前的内部状态相同。如果下一个内部状态与当前的内部状态不同，则当前的总态是一个不稳定的总态。

对于反馈时序电路来说，不允许多个输入同时发生变化，而且两次变化之间的时间不能太短。反馈时序电路是基本模式电路的一种形式。反馈时序电路对输入的限制条件1/3/202337其输入一般不允许同时变化，分析中，假设每一次只有一个输入发生变化，两次连续变化的时间间隔，足以使电路达到一个稳定的内部状态如反馈时序电路这样的基本模式电路，没有用时钟来控制电路在何时采样输入值，而是认为电路会不断地（如果愿意的话，也可以认为是每10ns）对当前状态和输入值作出评判。根据每一次评判的结果，电路会转入相应的下一状态基本模式操作的本质：大多数情况下下一状态和当前状态相同电路中多个输入信号可以随意发生变化而不会影响电路的状态，所有的输入值是被（时钟触发沿）采样的，所以引起状态变化的时间取决于时钟信号7.9反馈时序电路（续）基本模式电路带时钟控制的电路1/3/2023387.9.1分析

D锁存器的反馈分析通过插入一个虚构的缓冲器就能将回路断开，缓冲器的输出定义为Y图7-73D锁存器的转移表激励方程1/3/2023397.9.1分析（续）每一个稳定的总状态都用一个圆圈圈住D锁存器转移表状态表状态和输出表几个转移分析对任何一个期望的输入变化序列所引起的电路行为进行跟踪。1/3/2023407.9.1分析（续）没有任何事情会真正地同时发生。从电路操作的观点看，一组n个输入看来是“同时地”变化，实际上是以n!个不同顺序中的任何1种顺序在发生变化。与“同时地”的概念密切相关的时间间隔，就是D锁存器的建立和保持时间窗。若D信号在建立和保持时间窗内的任何时刻变化，则触发器的输出就不可预测，并可能进入亚稳态1/3/2023417.9.1分析（续）假设：起始的稳定总状态为S1/11。现在假设C和D同时变为0，而实际上电路表现是好像某个输入先变成0。假设是C先变成0，于是两个向左的箭头表明电路最终达到稳定的总状态S1/00。然而，如果是D先发生变化，那么另一组箭头序列表明了电路最终达到稳定的总状态S0/00。所以，电路最终的状态是不可预测的，这就暗示着：如果硬要让C和D同时为0的话，反馈回路实际上就变成是亚稳态的了。C先变D先变C再变D再变1/3/2023427.9.2分析多反馈回路电路所以，

在多反馈回路电路中，必须断开所有的回路，并且为每一个断开了的回路设置一个虚构缓冲器和状态变量才能便于分析。有许多种断开方式，断点数最少的方式是最好的，但可能有多种。由不同的最小割集得到的状态/输出表所表示的输入/输出特性是一样的，只是状态的命名和编码不同而已。如果采用多于最小断点数的割集去分析反馈时序电路，所得到的状态/输出表仍可以正确地描述电路特性。但是，因为假设多用了m个断点，分析过程中所用到的状态变量数增大了2m倍，其中m是额外的断点数。采用形式化状态最小化过程可以将这个较大的表简化为合适的大小，但是，最好还是在一开始就选用最小割集为好。为了使得存储在每个回路的下一状态值可以被预测为电路的输入值及存储在所有回路中的当前值的一个函数，即Q*=f(Q,X)1/3/2023437.9.2分析多反馈回路电路（续）74LS741/3/2023441/3/2023457.9.2分析多反馈回路电路（续）图7-79图7-78中D触发器的转移表激励和输出方程：1/3/2023467.9.3竞争在反馈时序电路中，竞争（race）是指一个输入信号的变化，引起多个内部状态变量改变状态。右图中，当CLK信号由0变到1时，稳定总态011/00就会发生竞争。由于竞争的存在，内部状态从011变到000的过程：可能是011/00→001/10→000/10(Y2的变化速度比Y3的变化速度快)；或者是011/00→010/10→000/10(Y3的变化速度比Y2的变化速度快)；或者是011/00→000/10(Y2的变化速度与Y3的变化速度一致)1112212231112212231/3/202347如果竞争的结果不会出现两个不同的最终状态，则这样的竞争称为非临界竞争。否则称为临界竞争，它是有害的。思考：如果初始总态为010/00，当C由01时，会产生竞争吗？在设计一个基于反馈的时序电路时，必须确保转移表中没有任何临界竞争现象。否则，竞争转移的下一状态就会取决于温度、电压以及月亮的圆缺，从而使得电路的操作存在着不可预测性。7.9.3竞争（续）1/3/2023487.9.3竞争（续）Y2变化速度＞Y3Y2变化速度＜Y3Y2变化速度=Y1产生临界竟争的两个条件：有两个或两个以上的内部状态变量（激励）同时发生变化；对于每一种输入状态有两个或两个以上的稳定状态。11122122233011/00→001/10→000/10011/00→010→110/10→111/10011→000/101/3/2023497.9.4状态表与流程表状态表表示单个输入变量变化时，电路达到新的稳定总态时所发生的多个“跳程”。流程表删除了多个跳程，只表示出每次转移过程的最终目标，还去掉了未用的内部状态，从不会到达的状态。

如何由状态表衍变成流程表？1/3/2023507.9.4状态表与流程表（续）设触发器的初始总态为S0/10，此时触发器储存0，CLK为1，D为0。

D：01，状态和输出都不变；

CLK：10，状态变为S2或者S6，取决于此时的D是0还是1，但输出依然没变；

D：01，状态在S2和S6之间跳动，但输出仍不变；

CLK：01，状态变为S0(初始稳态为S2/00)或S7(初始稳态为S6/01)，输出Q变为0或为1，这取决于此时的状态是S2还是S6。触发器的边沿触发特性分析1/3/2023517.10反馈时序电路设计锁存器：任何只有一个反馈回路的电路，都只不过是一个S-R触发器或者是D锁存器的变形。它们的一般结构和激励方程如下所示。

S-R和D锁存器的激励方程如下：1/3/2023527.10反馈时序电路设计（续）对于D锁存器：C=D=1时，Q*=1；C：10时，Q*应锁存在1。但除非反相器的速度非常快，否则，反馈回路将锁存在0状态。111010001不可靠的D锁存器无冒险D锁存器S-R锁存器1/3/2023537.10反馈时序电路设计（续）1/3/2023547.10.2设计基本模式流程表原始流程表：表中的每一行只有一个稳定的总状态。每一个状态都具有比较精确的“含义”，但通常包含一些多余的状态。例1：设计一个具有2个输入，即P（脉冲）和R（复位），1个输出Z的反馈时序电路。每当P从0变到1（即脉冲出现）时，输出被置为1；而每当R为1（即进行复位）时，输出就被复位为0。1/3/202355原始流程表相容IDLE相容RES相容PLS状态激励状态S*

输出

S

PR=00 PR

=01

PR

=11

PR=10 ZIDLE（00）IDLERES1

--

PLS1 0RES1（01）IDLE

RES1RES2

-- 0RES2（11）--

RES1

RES2PLSN 0PLSN（10）IDLE

--

RES2

PLSN 0PLS1（10）PLS2--

RES2

PLS1 1PLS2(00) PLS2 RES1 -- PLS117.10.2设计基本模式流程表（续）已知PR/Z：00/0 10/1，且01，11/0

(RES1,01)/O (RES2,11)/0 (PLSN,10)/0(IDLE,00)/0 (PLS1,10)/1 (PLS2,00)/1

S*,PR/Z1/3/2023567.10.2设计基本模式流程表（续）

注意：当每一列都有了一个稳定的状态后，要尽量使更多的转移进入这些状态，而不是总要定义新的状态。只有在这些状态不能利用时才定义新的状态。含义S 00 01 11 10 ZPR空闲，等待脉冲 IDLE IDLE RES1 -- PLS1 0重置，无脉冲 RES1 IDLE RES1 RES2

-- 0捕获脉冲，输出为1 PLS1 PLS2

-- RES2 PLS1 1重置，获得脉冲 RES2 -- RES1 RES2 PLSN 0错过脉冲，输出为1 PLS2 PLS2 RES1 -- PLS1 1捕获脉冲，但输出为0 PLSN IDLE -- RES2 PLSN 0S*1/3/202357例2：某反馈时序电路的输入为x2和x1，输出为Z。当输入x2x1的变化序列为000111时,

输出Z为1,否则Z为0。试根据总态图作出该电路的原始流程表。

解：作总态图作原始流程表二次状态激励状态/输出状态（Y2Y1/Z）

yx2x1=00

01

11101

1/022/03

3/04

4/15

5/06

6/0完善原始流程表7.10.2设计基本模式流程表（续）(1,00)/0(2,01)/0(3,10)/0(4,11)/1(5,11)/0(6,01)/0Y*,x2x1/Z1/3/202358例3：某电平异步时序电路的输入为x1和x2，输出为Z。输入与输出之间的逻辑关系为：只要x1=0，输出Z就为0；当x1=1时，x2的第一次跳变使输出Z=1，直到x1由10时，输出Z才由10。试作出该电路的原始流程表。

解：做总态图7.10.2设计基本模式流程表（续）已知x1x2/Z为00，01/0；1011/1，1110/1(1,00)/0(5,01)/0(2,10)/0(6,11)/0(3,11)/1(4,10)/11/3/202359内部状态激励状态/输出状态（Y/Z）

yx1x2=00

01

11101

1/02/-2

3/-2/03

3/14/-41/-

4/1内部状态激励状态/输出状态（Y/Z）

yx1x2=00

01

11101

1/05/-

-/-2/-21/-

-/-

3/-

2/03

-/-

5/-3/14/-41/-

-/-3/-

4/151/-

5/0

6/--/-6-/-

5/-

6/04/-完善部分流程表根据总态图做原始流程表7.10.2设计基本模式流程表（续）1/3/2023607.10.3流程表的最小化可用形式化方法来最小化原始流程表，这通常要利用流程表中的无关项。对于简单的流程表，也可以通过观察来完成简化。含义S 00 01 11 10 ZPR空闲，等待脉冲 IDLE IDLE IDEL RES PLS 0捕获脉冲，输出为1 PLS PLS IDEL RES PLS 1重置，获得脉冲 RES IDEL IDEL RES RES 0状态IDLE和RES1，PLS1和PLS2、RES2和PLSN产生相同的输出，并且对于相同的输入取值组合，它们有相同的下一状态。因此，它们是相容的，可以分别用IDLE、PLS和RES来代替。合并后状态“意义”比较含糊。1/3/2023617.10.4无竞争状态赋值法反馈时序电路的回路一定不能包含任何的临界竞争，否则电路的操作就不可预测。要想消除竞争，常常需要增加电路中状态的数目。

相邻图:是一个简化了的状态图，它去掉了自回路并且没有标出转移方向(即A→B和B→A相同），或者引起转移的输入组合相邻图1/3/2023627.10.4无竞争状态赋值法（续）避免竞争的四种方法：1、用合理的赋值来避免竞争（将有相邻转换关系的状态分配相邻的二进制代码）例1：图7-93的状态赋值

两个状态如果在状态相邻图中有弧线相连，这两个状态就称做是相邻的（相邻状态（adjacentstates））要得到无竞争的转移，相邻状态的编码只能有一位不同1/3/202363

例2：给下图所示的状态赋值内部状态激励状态

x1x2=00x1x2=01x1x2=11x1x2=10AA

CBABABBBCCCDADCDDDABCD状态相邻图y2y101ACDB017.10.4无竞争状态赋值法（续）1/3/2023647.10.4无竞争状态赋值法（续）

2、通过增加一些多余的、非稳定的过渡状态来避免竞争。（用过渡状态将不相邻状态连接起来，使它们每变化一次都是作相邻转换）1/3/2023657.10.4无竞争状态赋值法（续）例3：增加过渡状态的状态赋值

y2y101ADCB01内部激励状态状态

x2x1=00x2x1=01x2x1=11x2x1=10AA

AB

CB

-

CB

CCACC

C内部激励状态状态

x1x2=00x1x2=01x1x2=11x1x2=10AA

ABDB-CBCCDCCCDA--CABCD增加过渡状态的状态相邻图ABC原始状态相邻图AC输入由10去CA输入由00去1/3/202366ABCD00，0101，10，1111101110,010000X2X17.10.4无竞争状态赋值法（续）101/3/2023677.10.4无竞争状态赋值法（续）

3、用n维编码来满足最大连接度为n的无竞争状态赋值要求。图7-97最坏情况的情景(a)4状态相邻图(b)采用等效状态对的赋值脉冲捕捉器8种可能的无竞争状态赋值之一1/3/2023687.10.4无竞争状态赋值法（续）内部激励状态状态

x2x1=00x2x1=01x2x1=11x2x1=10AA

ACBB

ACB

BCACC

By2y101ACB

01ABC状态相邻图内部激励状态状态

x2x1=00x2x1=01x2x1=11x2x1=1000