分立元件门电路

关于分立元件门电路第一页，共三十五页，2022年，8月28日门电路的分类两大类工艺技术的特点：速度功耗集成度TTL快大低MOS慢小高目前最常用的工艺:CMOS按封装（外形）分：双列直插、扁平封装、表面封装、针式第二页，共三十五页，2022年，8月28日2.1导论复习二极管开关特性复习三极管开关特性第三页，共三十五页，2022年，8月28日一、PN（二极管）的开关特性PNPN结外电场外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多数载流子扩散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。内电场PN内电场IF正向导通第四页，共三十五页，2022年，8月28日

内电场对多子扩散运动的阻碍增强，扩散电流大大减小。此时PN结区的少子在内电场作用下形成的漂移电流大于扩散电流，可忽略扩散电流，PN结呈现高阻性。PNPN结内电场IS外电场在一定的温度条件下，由本征激发决定的少子浓度是一定的，故少子形成的漂移电流是恒定的，基本上与所加反向电压的大小无关，这个电流也称为反向饱和电流IS。PN内电场反向截至第五页，共三十五页，2022年，8月28日二、NPN三极管开关特性饱和截止第六页，共三十五页，2022年，8月28日2.2分立元件门电路

+12VABDADBRFuAuBuF0V0V0V0V3V0V3V0V0V3V3V3VABF000010100111F=AB

–12VABDADBRFF=A+B第七页，共三十五页，2022年，8月28日晶体管非门电路(反相器)F=A+12VRcTRAAF第八页，共三十五页，2022年，8月28日+5VT1R1R2T2T3T4R3R4YWk4W.6k1W130Wk1AD2.3TTL门电路一、结构与原理TTL非门第九页，共三十五页，2022年，8月28日TTL与非门电路第十页，共三十五页，2022年，8月28日二、特性ui/Vii/mA012–1IISIIHIILIIH

—输入高电平电流(输入漏电流40A)IIS

—输入短路电流(–1.6mA)IIL

—输入低电平电流1、输入伏安特性F+5Vuiii1第十一页，共三十五页，2022年，8月28日2、输入端负载特性1F+5VRiuiuiRb1T1+5VRiRi较小时，ui<UT，ui=“0”Ri较大时，ui>UT，ui=“1”临界时ui=Ri+Rb1Ri(5–Ube)=1.4Ron—开门电阻，Ri>Ron(2.5K)，ui为高电平。Roff—关门电阻，Ri<Roff(0.85K)，ui为低电平。TTL门电路输入端悬空时为“1”。i第十二页，共三十五页，2022年，8月28日3、输出特性拉电流负载(输出高电平有效)IOHIOH

—输出高电平电流(拉电流400A)灌电流负载(输出低电平有效)IOLIOL—输出低电平电流(灌电流16mA)“0”“1”FR1“0”“1”F+5VR1第十三页，共三十五页，2022年，8月28日4、电压传输特性Vi1FAVo+5VRuo/V1234ui/V012UOHUOLUOHminUffUon—开门电平(输出低电平的最大值≤0.8V)U0LmaxUonUff—关门电平

(输出高电平的最小值≥2.4V)uiuoUOHUOL理想化UTUT—阈值电压(门槛电平)UT=1.4V第十四页，共三十五页，2022年，8月28日三、门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。“0”“1”“0”IILIOLT4T5+5VT1+5VRb1IILIOLT4T5+5V“1”T1+5VRb1IOHIIH11“1”“0”IOHIIH11第十五页，共三十五页，2022年，8月28日负载能力的计算“1”IOHIIHIIHIIHIIHIOH=NIIHN=IOH/IIH=400/40=10“0”IOLIILIILIILIILIOL=NIILN=IOL/IIL=16/1.6=10N—扇出系数1&&&&&1&&&第十六页，共三十五页，2022年，8月28日直流参数低电平输入电流IIL≤1.6mA高电平输入电流IIH≤40A低电平输出电流IOL≤16mA高电平输出电流IOH≤0.4mA低电平输出电压VOL≤0.4V

(10个负载)高电平输出电压VOH≥2.4V

(10个负载)第十七页，共三十五页，2022年，8月28日传输延迟时间AFAF理想波形实际波形tPd150%50%tPd2tpd1—前沿传输延迟时间tpd2—后沿传输延迟时间平均传输延迟时间tpd=tpd1+tpd22FA1第十八页，共三十五页，2022年，8月28日一、集电极开路（OC）与非门为什么需要OC门？普通与非门输出不能直接连在一起实现“线与”！F=F1•F2T4T5+5VF1T4T5+5VF2F?FF“1”“0”IT5饱和程度降低，输出低电平抬高,输出“不高不低”。T5电流过大被烧毁。F11F21第十九页，共三十五页，2022年，8月28日OC门电路+5VABCT1R1R2T2R3T5F+VCCRCOC门必须外接电阻RC和电源VCC才能正常工作。逻辑符号：&ABFABF第二十页，共三十五页，2022年，8月28日

OC门可以实现“线与”F=F1•F2VCCRCF&ABF1&CDF2第二十一页，共三十五页，2022年，8月28日RC的计算方法OC门输出全为“1”时：UOHIOHIOH—T5集电极漏电流IIHIRCUOH=VCC–IRCRC=VCC–(nIOH+mIIH)RCRCUOH当UOH=UOHmin时：RCmax=VCC–UOHminnIOH+mIIHVCCRCn个m个&&&&&&第二十二页，共三十五页，2022年，8月28日RC的计算方法OC门输出中有一个为“0”时：UOL“0”“1”“1”IOLIILIRCUOL=VCC-(IRC-mIIL)RCRCIOLUOL当UOL=UOLmax时：RCmin=VCC–UOLmaxIOL-mIILVCCRCn个m个&&&&&&第二十三页，共三十五页，2022年，8月28日二、输出三态门主机1外设23总线+5VABT1R1R2T2T3T4T5R3R5R4FDG1、工作原理G=0时：F=ABG=1时：T2、T5截止D导通,T3、T4截止输出呈现高阻状态。第二十四页，共三十五页，2022年，8月28日2、三态门符号ABENAF&ENENBEN=0时：F=ABEN=1时：F=ZZ为高阻AF&ENENBBENAFEN=1时：F=ABEN=0时：F=ZZ为高阻ABENBENAF第二十五页，共三十五页，2022年，8月28日3、三态门应用多路开关ENA11ENA2F1EN1G1G2第二十六页，共三十五页，2022年，8月28日三态门应用双向总线驱动器，又称收发器DIDODBE双向总线11ENEN第二十七页，共三十五页，2022年，8月28日六、TTL系列系列延迟功耗乘积(微微焦耳)传输延迟/ns功耗/mW中速TTL(74)1001010高速TTL(74H)132622肖特基(甚高速)TTL(74S)57319低功耗肖特基TTL(74LS)199.52第二十八页，共三十五页，2022年，8月28日实际的与非门器件74LS002输入4与非门74LS308输入与非门17148&&&&17148&第二十九页，共三十五页，2022年，8月28日2-5CMOS逻辑门电路1．CMOS非门VOVIVDDTPTN设VDD＞（VTN+|VTP|），且VTN=|VTP|（1）当Vi=0V时，TN截止，

TP导通。输出VO≈VDD。（2）当Vi=VDD时，TN导通，

TP截止，输出VO≈0V。增强型场效应管第三十页，共三十五页，2022年，8月28日2.CMOS与非门和或非门电路与非门或非门FVDDTP2TP1TN1TN2ABTN1TN2TP1TP2VDDFAB第三十一页，共三十五页，2022年，8月28日设MOS管的开启电压：TN管2VTP管-2Vui012345（V）TN

√√√√TP√√√√uo012345（V）当EN=H时，传输门按下表工作当EN=L时，两个MOS管都截止，传输门不通，呈高阻。2.CMOS传输门第三十二页，共三十五页，2022年，8月28日CMOS逻辑门电路的系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）与TTL兼容的高速CMOS——HCT系列。CMOS逻辑门电路主要参数的特点（1）VOH（min）=VDD；VOL（max）=0。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。CMOS门电路功耗低，扇出数大，噪声容限大，开关速度与TTL接近，易大规模集成，已成为数字集成电路的发展方向。（2）阈值电压Vth约为VDD/2。ViH（min）=VDD/2（3）其高、低电平噪声容限约