大学《接口与通信》

第2章总线与接口芯片§2.1总线概述计算机系统上存在多种形式的总线。1.总线定义：一组能为多个部件分时共享的信息传送线路。总线就是各种信号线的集合，总线是计算机中传输数据信号的通道，即是计算机各部件之间传送数据、地址和控制信息的公共通路。2总线特点：分时、共享。3.实体形式：一组传送线与相应控制逻辑一、总线的分类1.按相对于CPU或其它芯片的位置，总线可分为：片内总线(InternalBus)片外总线(ExternalBus)。前者是CPU内部寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线，即芯片内部的总线；后者是CPU与内存RAM、ROM和输入/输出设备接口之间进行通讯的通路。2.按总线的功能可分为：地址总线（ABus）、数据总线（DBus）、控制总线（CBus）。

3.按总线的层次结构可分为：CPU总线，包括地址线(CAB)、数据线(CDB)和控制线(CCD)，它用来连接CPU和控制芯片。(2)存贮总线，包括地址线(MAB)、数据线(MDB)和控制线(MCD)，用来连接存储控制器和DRAM。（3）

系统总线，也称为I/O通道总线，包括地址线(SAB)、数据线(SDB)和控制线(SCB)（即数据总线、地址总线和控制总线）（4）外部总线：用来连接外设控制芯片，如主机板上的I/O控制器和键盘控制器。包括地址线(XAB)、数据线(XDB)和控制线(XCB)。

4.按总线在微机系统中的位置可分为：

(1)机内总线:上面介绍的各类都是机内总线。(2)机外总线（PeripheralBus—

外设总线）:指与外部设备接口的总线，实际上是一种外设的接口标准。二、微机系统总线简介我们要讨论的总线主要是系统总线。PC机上的系统总线又可分为ISA、EISA、MCA、VESA、PCI、AGP等多种标准。1.ISA(IndustryStandardArchitecture)总线IBM公司为286/AT电脑制定的总线工业标准。也称为AT标准。传送数据宽度是16位，工作频率为8MHz，数据传输率最高可达8MB/S目前正淡出市场。

2.MCA(MicroChannelArchitecture)总线IBM公司专为其PS/2系统开发的微通道总线结构。由于执行的是使用许可证制度，因此未能得到有效推广。3.EISA(ExtendedIndustryStandardArchitecture)总线EISA集团(1988年由Compaq、HP、AST、NEC、Olivetti、Zenith、Tandy等组成)为32位CPU设计的总线扩展工业标准。本章第三节将进一步介绍EISA的有关技术指标。4.VESA(VideoElectronicsStandardsAssociation)总线VESA组织(1992年由IBM、Compaq等发起，有120多家公司参加)按LocalBus(局部总线)标准设计的一种开放性总线,简称为VL(VESAlocalbus)总线。它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache的直接相连，通常把这部分总线称为CPU总线或主总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。它定义了32位数据线，且可通过扩展槽扩展到64位，使用33MHz时钟频率，最大传输率达132MB/s，可与CPU同步工作。是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器,但应用并不是很广泛。5.PCI(PeripheralComponentInterconnect)总线PCI总线是由SIG(SpecialInterestGroup)集团推出的总线结构。1992年起，先后有Intel、HP、IBM、Apple、DEC、Compaq、NEC等著名的厂商加盟重新组建。该结构是解决外部设备接口的总线，传送数据宽度为32位，可以扩展到64位，最高工作频率为66MHz，数据传输率可达132MB/S。目前正广泛使用着。本章第三节将进一步介绍PCI的有关技术指标。表2.1.1ISA、EISA、PCI总线比较ISA总线·24位地址线可直接寻址的内存容量为16MB·8/16位数据线·最大位宽16位(bit)·最高时钟频率8MHz·最大稳态传输率16MB/sEISA总线·32位地址域直接寻址范围为4GB·32位数据线·最大时钟频率8.3MHz·最大稳态传输率33MB/sPCI总线·32位/64位地址/数据复用·总线时钟频率33.3MHz/66MHz·最大数据传输速率133MB/s·时钟同步方式·与CPU及时钟频率无关·总线宽度32位（5V）/64位（3.3V）上表中这些参数说明了PCI是当前规格最高的总线。PCI总线目前最高版本是2.2版，在理论上达到66MHz的时钟频率。Intel还推出了新一代PCI总线规范（称为PCI－X），它主要适用于133MHz总线时钟频率的台式计算机机主板。三、其其他总总线简简介由于目目前的的一些些新型型接口口标准准，如如USB、、IEEE1394等，，允许许同时时连接接多种种不同同的外外设，，因此此也把把它们们称为为外设设总线线。此此外，，连接接显示示系统统的新新型接接口AGP，由由于习习惯上上的原原因（（原来来的显显示卡卡插入入ISA或或者PCI总线线插槽槽中）），也也被称称为AGP总线线，但但是实实际上上它应应该是是一种种接口口标准准。1.IEEE1394总线线IEEE1394是一一种串串行接接口标标准，，这种种接口口标准准允许许把计计算机机、外外部设设备、、各种种家用用电器器非常常简单单地连连接在在一起起。从从IEEE1394可可以连连接多多种不不同外外设的的功能能特点点来看看，也也可以以称为为总线线，即即一种种连接接外部部设备备的机机外总总线。。IEEE1394的原原型是是运行行在AppleMac电脑脑上的的FireWire(火线线)，，由IEEE采采用并并且重重新进进行了了规范范。它它定义义了数数据的的传输输协定定及连连接系系统，，可用用较低低的成成本达达到较较高的的性能能，以以增强强电脑脑与外外设（（如硬硬盘、、打印印机、、扫描描仪）），与与消费费性电电子产产品（（如数数码相相机、、DVD播播放机机、视视频电电话等等）的的连接接能力力。由于要要求相相应的的外部部设备备也具具有IEEE1394接接口功功能才才能连连接到到1394总线线上，，所以以直到到1995年第第3季季度Sony推推出的的数码码摄像像机加加上了了IEEE接口口后，，1394才真真正引引起广广泛的的注意意。机外总总线将将改变变当前前电脑脑本身身拥有有众多多附加加插卡卡、连连接线线的现现状，，它把把各种种外设设和各各种家家用电电器连连接起起来。。电脑脑也成成为一一种普普通的的家电电。2.USB总线线USB(UniversalSerialBus)称为为通用用串行行总线线，是是由Compaq、、DEC、、IBM、、Intel、、Microsoft、、NEC和和NT(北北方电电讯)七大大公司司共同同推出出的新新一代代接口口标准准。它它和IEEE1394一一样，，也是是一种种连接接外围围设备备的机机外总总线。。根根据USB规范范，USB传送送速度度可达达12Mb/s(每每秒12兆兆位)，除除了可可以与与键盘盘、鼠鼠标、、MODEM等等常见见外设设连接接外，，还可可以与与ISDN(综综合业业务数数据网网)、、电话话系统统、数数字音音响、、打印印机/扫描描仪等等低速速外设设连接接。从性能能上来来看，，USB在在很多多方面面不如如IEEE1394，，但是是由于于USB有有着IEEE1394无法法比拟拟的价价格优优势，，在一一段时时间内内USB将将与IEEE1394共存存，分分别管管理低低速和和高速速外设设。有关UBS更详详细内内容将将在串串行接接口章章节中中介绍绍。3.AGP（（AcceleratedGraphicsPort））AGP是一一种为为了提提高视视频带带宽而而设计计的总总线规规范。。因为为它是是点对对点连连接，，即连连接控控制芯芯片和和AGP显显示卡卡，因因此严严格说说来，，AGP不不能算算是总总线，，而是是一种种接口口标准准，它它在主主内存存与显显示卡卡之间间提供供了一一条直直接的的通道道，使使得3D图图形数数据不不通过过PCI总总线，，而直直接送送入显显示子子系统统。这这样就就能突突破由由于PCI总线线形成成的系系统瓶瓶颈，，从而而实现现了以以相对对低价价格来来达到到高性性能3D图图形的的描绘绘功能能以提提高计计算机机对图图像的的处理理能力力。目目前的的主板板产品品大多多支持持AGP。。本章第第三节节将进进一步步介绍绍AGP的的有关关技术术指标标。4新新型总总线和和I／／O技技术介介绍PCI总线线因为为提供供了远远高于于ISA总总线的的数据据传输输带宽宽而沿沿用至至今。。而当今今PC系统统已经经发发生生了很很大的的变化化：微微处理理器频频率已已突破破2GHz，内内存数数据带带宽达达到3.2GBps甚至至更高高。目目前32位位的运运作于于33.3MHZ、、数据据传输输率只只有132MBps的PCI总线线显然然成为为了系系统速速度的的瓶颈颈。因因此，，出现现了各各种各各样的的希望望取代代PCI的的新型型总线线和I／O技术术方案案，主主要包包括PCI-X，InfiniBand、、HyperTransport和3GIO。。四、典型的的微机系统统总线结构构下面我们将将通过了解解微机系统统结构，从从而对总线线在计算机机系统中的的作用和地地位有一个个较直观的的认识。随着微处理理器和操作作系统的变变化，用户户对微机处处理的高速速性提出了了新的要求求，为了提提高处理器器与各部件件及部件与与部件之间间传输信息息的整体效效率，微机机系统中采采用了十分分明确的总总线分级结结构，在这这种结构中中，速度差差异较大的的设备模块块使用不同同速度的总总线，而速速度相近设设备模块使使用同—类类总线。各各级总线结结构即为：：CPU总总线、局部部总线（PCI总线线）、系统统总线（ISA总线线）结构构。连接各各级总线的的是一些高高集成度的的多功能桥桥路芯片，，它们可以以起到信号号速度缓冲冲、电平转转换和协议议转换的作作用。按照芯片组组功能和连连接方法的的划分，可可分为南北北桥结构和和中心结构构。1．南北北桥结构。。南北桥结结构如图2.1所示，在该该结构中，，各级总线线主要通过过两片桥芯芯片进行连连接。一片片称为北桥桥的用于连连接CPU总线和PCI总线线，另一片片称为南桥桥，用于连连接PCI总线和ISA总线线。常用的的芯片组有有Intel公司的的440系系列，如440BX。其北桥桥芯片为82443BX，集集成有CPU总线接接口，支持持单、双处处理器，双双处理器可可以组成对对称多机处处理机（SMP）结结构。同时时，82443BX还集成了了主存控制制器、PCI总线接接口，PCI仲裁器器及AGP接口，并并支持系统统管理模式式（SMM）和电源源管理功能能，它作为为CPU总总线与PCI总线的的桥梁。其其南桥芯片片为82371EB，集成了了PCI-ISA连连接器、IDE控制制器、USB控制器器、2个增增强型DMA控制器器、2个8259中中断控制器器、8253/8254定时时器/计数数器、电源源管理逻辑辑和可选用用的I/OAPIC等。它它作为PCI总线与与ISA总总线的桥梁梁以PentiumⅡⅡ个人计算算机系统为为例，说明明各级总线线的作用。。（1）CPU总线，，也称CPU—存储储器总线，，此总线可可连接4～～128MB的主存存。主存扩扩充容量是是以内存条条形式插入入主板有关关插座来实实现的。CPU总线线还接有L2级cache。。主存控制制器和cache控控制器用来来管理CPU对主存存和cache的存存取操作。。CPU是是这条总线线的主控者者，但必要要时可放弃弃总线控制制权（如在在DMA方方式中）。。从传统的的观点看，，可以把CPU总线线看成是CPU引脚脚信号的延延伸。（2）PCI总线，，用于连连接高速的的I／O设设备模块，，如图形显显示器适配配器、网络络接口控制制器、硬盘盘控制器等等。同时，，通过“桥桥”芯片，，上面与更更高速的CPU总线线相连，下下面与低速速的ISA总线相接接。主板上上一般有3个PCI总线扩充充槽。（3）ISA总线，，PentiumⅡ个人机机使用该总总线与低速速的I／O设备连接接。主板上上一般留有有3～4个个ISA总总线扩充槽槽，以便使使用各种16位／8位适配器器卡。该总总线支持7个DMA通道和15级可屏屏蔽硬件中中断。另外外，ISA总线控制制逻辑还通通过主板上上的片级总总线与实时时时钟／日日历、ROM、键盘盘和鼠标控控制器(8042微微处理器)等芯片相相连接。这种通过桥桥将两类不不同的总线线“粘合””在一起的的技术特别别适合于系系统的升级级换代。这这样，每当当CPU芯芯片升级时时，只需改改变CPU总线和北北桥芯片，，其他原有有的外围设设备可自动动继续工作作。2．中心结结构。目前使用ISA总线线的慢速外外围设备已已经越来越越少，新型型的设备都都使用了高高速的PCI总线，，在PC’’99规范范中已经取取消了ISA总线，，故ISA总线已经经不是必要要的部件了了。另外，，在南北桥桥结构中，，南北桥芯芯片之间交交换信息要要通过PCI总线，，使PCI总线呈现现一定的拥拥挤，为了了克服这个个问题，同同时也为了了进一步加加强PCI总线的作作用，Intel公公司从810芯片组组开始就抛抛弃了南北北桥结构，，而采用了了中心结构构。在中心结构构微机中，，芯片组由由三个芯片片组成：存存储控制中中心MCH(MemoryControllerHub)、、I/O控制中心心ICH(I/OControllerHub)和和固件中心心FWH(FirmwareHub)。MCH用于于提供高速速AGP接接口、动态态显示管理理、电源管管理和内存存管理功能能。ICH提供供了音频编编码和调制制解调器编编码接口（（AC’97）、IDE控制制器、USB接口、、局域网络络接口，并并与PCI总线及其其插槽连接接在一起。。ICH还还和SuperI/O控制器器相连，而而SuperI/O主要为系系统中的慢慢速设备（（如串口、、并口、键键盘、鼠标标等）提供供与系统通通信的数据据交换接口口。固件中心FWH包含含了主板BIOS、、显示BIOS和可可用于数据据加密、安安全认证等等领域的硬硬件随机数数产生器。。四、总线的的主要参数数1.总线的的带宽总线的带宽宽指的是一一定时间内内总线上可可传送的数数据量，即即我们常说说的每秒钟钟传送多少少MB(兆兆字节)的的最大稳态态数据传输输率。2.总总线线的的位位宽宽总线线的的位位宽宽指指的的是是总总线线能能同同时时传传送送的的数数据据位位数数，，即即我我们们常常说说的的32位位、、64位位等等总总线线宽宽度度的的概概念念。。3.总总线线的的工工作作时时钟钟频频率率总线线的的工工作作时时钟钟频频率率以以MHz为为单单位位。。工作作频频率率越越高高则则总总线线工工作作速速度度越越快快，，也也即即总总线线带带宽宽越越宽宽。。总线线位位宽宽越越宽宽、、总总线线工工作作时时钟钟频频率率越越高高则则总总线线带带宽宽越越大大。。当当然然，，单单方方面面提提高高总总线线的的位位宽宽或或工工作作时时钟钟频频率率都都只只能能部部分分提提高高总总线线的的带带宽宽，，并并容容易易达达到到各各自自的的极极限限。。只只有有两两者者配配合合才才能能使使总总线线的的带带宽宽得得到到更更大大的的提提升升。。表2.1.1ISA、、EISA、、PCI总总线线比比较较ISA总线·24位地址线可直接寻址的内存容量为16MB·8/16位数据线·最大位宽16位(bit)·最高时钟频率8MHz·最大数据传输速率16MB/sEISA总线·32位地址域直接寻址范围为4GB·32位数据线·最大时钟频率8.3MHz·最大数据传输速率33MB/sPCI总线·32位/64位地址/数据复用·总线时钟频率33.3MHz/66MHz·最大数据传输速率133MB/s·时钟同步方式·与CPU及时钟频率无关·总线宽度32位（5V）/64位（3.3V）例如如ISA总总线线,传送送数数据据宽宽度度是是8/16位位（（1/2字字节节）），，总线线时时钟钟频率率固固定定为为8.33MHz，，每每2个个时时钟钟周周期期完完成成一一次次数数据据的的传传送送。。总线线的的带带宽宽(最最大大稳稳态态数数据据传传输输率率)=8.33MHz××2Bytes÷÷2Cycles=8.33MB/S最大大数数据据传传输输速速率率：：=总总线线时时钟钟频频率率××数数据据字字节节数数=8.33MHz××2Bytes=16MB/S§2.2总总线线的的仲仲裁裁、、定定时时和和数数据据传传送送模模式式§2.2.1总总线线的的仲仲裁裁连接接到到总总线线上上的的功功能能模模块块有有主主动动和和被被动动两两种种形形态态。。如如CPU模模块块，，它它在在不不同同的的时时间间可可以以用用做做主主方方，，也也可可用用做做从从方方；；而而存存储储器器模模块块只只能能用用做做从从方方。。主主方方可可以以启启动动一一个个总总线线周周期期，，而而从从方方只只能能响响应应主主方方的的请请求求。。每每次次总总线线操操作作，，只只能能有有一一个个主主方方占占用用总总线线控控制制权权，，但但同同一一时时间间里里可可以以有有一一个个或或多多个个从从方方。。除CPU模模块块外外，，I／／O功功能能模模块块也也可可提提出出总总线线请请求求。。为为了了解解决决多多个个主主设设备备同同时时竞竞争争总总线线控控制制权权的的问问题题，，必必须须具具有有总总线线仲仲裁裁部部件件，，以以某某种种方方式式选选择择其其中中一一个个主主设设备备作作为为总总线线的的下下一一次次主主方方。。对多多个个主主设设备备提提出出的的占占用用总总线线请请求求，，一一般般采采用用优优先先级级或或公公平平策策略略进进行行仲仲裁裁。。例例如如，，在在多多处处理理器器系系统统中中对对各各CPU模模块块的的总总线线请请求求采采用用公公平平的的原原则则来来处处理理。。对I／／O模模块块的的总总线线请请求求采采用用优优先先级级策策略略。。被被授授权权的的主主方方在在当当前前总总线线业业务务一一结结束束，，即即接接管管总总线线控控制制权权，，开开始始新新的的信信息息传传送送。。主方方持持续续控控制制总总线线的的时时间间称称为为总总线线占占用用期期。。仲裁裁方方式式分分为为集集中中式式仲仲裁裁和和分分布布式式仲仲裁裁两两类类。。2.2.1.1集集中中式式仲仲裁裁(1)链链式式查查询询方方式式主要要特特点点是是：：总总线线授授权权信信号号BG串串行行地地从从一一个个I/O接接口口传传送送到到下下一一个个I／／O接接口口。。假假如如BG到到达达的的接接口口无无总总线线请请求求，，则则继继续续往往下下查查询询；；假假如如BG到到达达的的接接口口有有总总线线请请求求，，BG信信号号便便不不再再往往下下查查询询。。这这意意味味着着该该I／／O接接口口就就获获得得了了总总线线控控制制权权。。排列列在在链链首首的的设设备备具具有有最最高高优优先先级级，，在在链链末末的的设设备备优优先先级级越越低低。。因因此此，，链链式式查查询询是是通通过过安安排排接接口口设设备备的的先先、、后后位位置置来来实实现现优优先先级级排排队队的的。。链式式查查询询方方式式的的优优点点：：只只用用很很少少几几根根线线就就能能按按一一定定优优先先次次序序实实现现总总线线仲仲裁裁，，并并且且这这种种链链式式结结构构很很容容易易扩扩充充设设备备。。缺点点1：：对对询询问问链链的的电电路路故故障障很很敏敏感感，，如如果果第第i个个设设备备的的接接口口中中有有关关链链的的电电路路有有故故障障，，那那么么第第i个个以以后后的的设设备备都都不不能能进进行行工工作作。。缺点点2：：优优先先级级是是固固定定的的，，如如果果优优先先级级高高的的设设备备出出现现频频繁繁的的请请求求时时，，那那么么优优先先级级较较低低的的设设备备可可能能长长期期不不能能使使用用总总线线。。（2））计计数器器定时时查询询方式式工作原原理：：总线线上的的任一一设备备要求求使用用总线线时，，通过过BR线发发出总总线请请求。。中央央仲裁裁器接接到请请求信信号以以后，，在BS线线为““0””的情情况下下让计计数器器开始始计数数，计计数值值通过过一组组地址址线发发向各各设备备。每每个设设备接接口都都有一一个设设备地地址判判别电电路，，当地地址线线上的的计数数值与与请求求总线线的设设备地地址相相一致致时，，该设设备将将BS线置置“1”，，获得得了总总线使使用权权，此此时中中止计计数查查询。。优点：：每次次计数数可以以从““0””开始始，也也可以以从中中止点点开始始。如如果从从“0”开开始，，各设设备的的优先先次序序与链链式查查询法法相同同，优优先级级的次次序是是固定定的。。如果果从中中止点点开始始，则则每个个设备备使用用总线线的优优先级级相等等。计计数器器的初初值也也可用用程序序来设设置，，这就就可以以方便便地改改变优优先次次序缺点：：增加加了连连线数数量（3））独独立请请求方方式每一个个共享享总线线的设设备均均有一一对总总线请请求线线BRi和总线线授权权线BGi。当设备备要求求使用用总线线时，，便发发出该该设备备的请请求信信号。。中央央仲裁裁器中中有一一个排排队电电路，，它根根据一一定的的优先先次序序决定定首先先响应应哪个个设备备的请请求，，给设设备以以授权权信号号BGi。优点1：仲仲裁请请求响响应时时间快快。优点2：对对优先先次序序的控控制相相当灵灵活。。它可可以预预先固固定，，例如如BR0优优先级级最高高，BRl次之之………BRn最最低；；也可可以通通过程程序来来改变变优先先次序序；还还可以以用屏屏蔽(禁止止)某某个请请求的的办法法，不不响应应来自自无效效设备备的请请求。。当代总总线标标准普普遍采采用独独立请请求方方式。。2.2.1.2分分布布式仲仲裁不需要要中央央仲裁裁器，，每个个潜在在的主主方功功能模模块都都有自自己的的仲裁裁号和和仲裁裁器。。当它们们有总总线请请求时时，把把它们们唯一一的仲仲裁号号发送送到共共享的的仲裁裁总线线上，，每个个仲裁裁器将将仲裁裁总线线上得得到的的号与与自己己的号号进行行比较较。如如果仲仲裁总总线上上的号号大，，则它它的总总线请请求不不予响响应，，并撤撤消本本身的的仲裁裁号。。最后后，获获胜者者的仲仲裁号号保留留在仲仲裁总总线上上。是以优优先级级仲裁裁策略略为基基础的的一种种仲裁裁方式式。§2．2．．2总线的的定时时4．分离离方式式定时时1．同同步定定时2．异异步定定时3．半半同步步定时时1．同同步定定时在同步步定时时协议议中，，事件件出现现在总总线上上的时时刻由由总线线时钟钟信号号来确确定。。总线线周期期是固固定的的，每每次传传送一一旦开开始，，主、、从设设备都都必须须严格格按照照时间间规定定完成成相应应的动动作。。现代微微机中中的PCI总线线就是是同步步方式式总线线。全部系系统模模块由由单一一时钟钟信号号控制制。优点1：电电路设设计比比较简简单；；优点2：完完成一一次传传输的的时间间很短短，它它不不允许许主从从设备备间有有等待待，适适合于于高速速设备备的数数据传传输。。缺点：：它不不能满满足高高/低低速设设备在在同一一系统统中的的使用用。否否则，，只能能按最最慢的的设备备来确确定总总线周周期长长短或或频带带，这这样高高速设设备只只能按按照低低速设设备的的速度度来进进行数数据传传输，，使整整个系系统性性能下下降。。2．异异步定定时数据采采用““应答答式””传输输。无系统统时钟钟信号号，而而是靠靠“请请求””（REQ）和和“应应答””（ACK）两两根信信号线线来协协调传传输过过程。。连接任任何外外部设设备都都不需需要考考虑该该设备备的速速度，，它根根据模模块的的响应应速度度自动动调整整响应应时间间。异步方方式的的应答答关系系完全全互锁锁，REQ和ACK两个个信号号是有有制约约关系系的。。主设设备的的请求求使REQ有效效，由由从设设备的的ACK来来响应应；ACK有效效，允允许主主设备备撤消消REQ,只有有REQ撤撤消，，最后后才撤撤消ACK；只只有ACK已经经撤消消，才才允许许下一一传输输周期期的开开始，，这保保证了了数据据传输输的可可靠性性。优点：总线线周期长度度可变。不把响应时时间强加到到功能模块块上，因而而允许快速速和慢速的的功能模块块都能连接接到同一总总线上。缺点1：增增加总线的的复杂性和和成本。缺点2：不不管从模块块的速度，，每完成一一次传输，，主、从模模块之间的的互锁控制制信号都要要经过4个个步骤，即即请求、响响应、撤消消请求和撤撤消响应，，它的传输输延迟是同同步传输的的两倍。因因此，异步步方式比同同步方式要要慢，总线线的频带窄窄，总线传传输周期长长。3．半同步步定时综合同步和和异步传送送的优点，，是两者混混合的传送送方式。从总体上看看，它是一一个同步系系统，仍用用系统时钟钟来定时，，利用某个个脉冲的上上升沿或下下降沿判断断某一个信信号的状态态，使得传传输操作与与时钟同步步。为了克服同同步方式的的缺点，它它允许两个个速度不同同的设备使使用像异步步方式那样样的传输。。为此，设设置了一条条“等待””(WAIT)或““就绪”(READY)信号号线。对可以严格格按照时钟钟规定进行行传送的两两个高速设设备的传输输，等待信信号无效，，依然按照照同步方式式传输。如果从模块块是慢速设设备，没有有准备好数数据传输，，从模块会会使得WAIT信号号有效或READY信号无效效，系统用用一个适当当的状态时时钟沿检测测这个信号号线。如果果是WAIT有效(或READY无效效)，就自自动将总线线周期延长长一个时钟钟周期，强强制主模块块等待。下下一个时钟钟周期继续续检测这个个信号线，，直到检测测到WAIT信号无无效(或READY信号有效效)才不再再延长总线线周期。这这种方法像像异步方式式那样能使使不同速度度的设备同同时在系统统中做数据据传输。但WAIT信号不是是互锁的，，而是单方方向的状态态传递，这这是和异步步方式的不不同之处。。在I/O读读、写时插插入额外等等待时间的的情况4．分离方方式定时在总线读周周期的寻址址阶段，到到数据传送送阶段，有有一个短暂暂的时间间间隔，用于于从模块执执行读命令令（取出数数据）。此此时的总线线是空闲的的。可以想办法法把这总线线的空闲时时间也利用用起来。将读周期分分为两个分分离的子周周期。第一个子周周期为寻址址阶段，当当有关的从从模块从总总线上得到到主模块发发出的地址址、命令及及有关信息息后，立即即和总线断断开，以便便其他模块块可以使用用总线。等到从模块块准备好数数据后，启启动第二个个子周期，，由该模块块申请总线线，获准后后，将数据据发送给原原来请求数数据的主模模块。两个子周期期均采用同同步方式传传送，在占占用总线的的时候，进进行高速的的信息传输输。分离式传输输很适合有有多个主模模块(如多多个处理器器或多个DMA设备备)的系统统。§2．2．．3总总线数据传传送模式当代的总线线标准大都都能支持以以下四类模模式的数据据传送：1．读、写写操作读读操操作是由从从方到主方方的数据传传送；写操操作是由主主方到从方方的数据传传送。一般般，主方先先以一个总总线周期发发出命令和和从方地址址，经过一一定的延时时再开始数数据传送总总线周期。。为了提高高总线利用用率，减少少延时损失失，主方完完成寻址总总线周期后后可让出总总线控制权权（分时方方式），以以使其他主主方完成更更紧迫的操操作。然后后再重新竞竞争总线，，完成数据据传送总线线周期。２．块传送送操作只只需需给出块的的起始地址址，然后对对固定块长长度的数据据一个接一一个地读出出或写入。。对于CPU(主方方)—存储储器(从方方)而言的的块传送，，常称为突突发式传送送，其块长长一般固定定为数据线线宽度(存存储器字长长)的4倍倍。例如一一个64位位数据线的的总线，一一次突发式式传送块长长可达256位。3．写后读读、读修改改写操作只只给出地址址一次，或或进行先写写后读操作作，或进行行先读后写写操作。前前者用于校校验目的，，后者用于于多道程序序系统中对对共享存储储资源的保保护。这两两种操作和和突发式操操作一样，，主方掌管管总线直到到整个操作作完成。4．广播、、广集操作作一一般而言言，数据传传送只在——个主方和和一个从方方之间进行行。但有的的总线允许许一个主方方对多个从从方进行写写操作，这这种操作称称为广播。。与广播相相反的操作作称为广集集，它将选选定的多个个从方数据据在总线上上完成AND或OR操作，用用以检测多多个中断源源。习题：课本第106页：2、5、6题。§2.3常常用总线线标准及其其主要参数数一、概述最早的PC总线是IBM公司司于1981年推出出的基于8位机PC/XT的的总线，称称为PC总总线。1984年IBM公司司推出了16位PC机PC/AT，其其总线称为为AT总线线。然而IBM公司司从未公布布过他们的的AT总线线规格。为为了能够合合理地开发发外插接口口卡，由Intel公司，IEEE和和EISA集团联合合开发了与与IBM/AT原装装机总线意意义相近的的ISA总总线，即8/16位位的“工业业标准结构构”(ISA-IndustryStandardArchitecture)总线。。ISA总线线的主要特特点和性能能指标8位ISA的I/O插槽由62个引脚脚（分A、、B两组））组成（PC/XT、8位微微机用），，用于8位位数据的插插卡。§2.3.1ISA总线线和EISA总线线8/16位位的ISA扩展插槽槽除了具有有一个8位位62线的的连接器外外，还有一一个附加的的36线连连接器（PC/AT、16位位微机用））。这种种扩展I/O插槽既既可支持8位的插卡卡，也可支支持16位位插卡。图2—68位ISA扩展I/O的62个引脚脚插槽8/16位位的ISA扩展插槽槽除了具有有一个8位位62线的的连接器外外，还有一一个附加的的36线连连接器，这这种扩展I/O插槽槽既可支持持8位的插插卡，也可可支持16位插卡。。ISA总线线的主要性性能指标如如下：·I/O地地址空间0100H-03FFH·24位地地址线可直直接寻址的的内存容量量为16MB·8/16位数据线线·62+36引脚·最大数据据位宽16位(bit)·最高时钟钟频率8MHz总线的带宽宽(最大稳稳态数据传传输率)=8.33MHz××2Bytes÷2Cycles=8.33MB/S·最大数据据传输速率率16MB/s·中断功能能·DMA通通道功能·开放式总总线结构，，允许多个个CPU共共享系统资资源·A1-A31及B1-B31的62线插槽为为8位插卡卡插槽，它它与PC/XT8位总线完完全兼容·C1-C18和D1-D18为AT总线增加加的36线线插槽，它它和62线线插槽一起起供16位位插卡使用用。EISA总总线的主要要特点和性性能指标EISA插插槽由于要要与ISA和EISA插卡兼兼容，因此此在结构上上采用了双双层结构，，在ISA插槽内增增加一层插插槽。EISA插插槽既与ISA插卡卡兼容，又又与EISA插卡兼兼容。在插EISA卡时使使用32位位数据线，，能达到33MB/s的传输输率。EISA的的主要性能能指标与ISA相比比，有以下下优点：·开放式结结构。EISA和ISA兼容容，现有的的ISA扩扩充板可以以用于EISA总线线上·32位地地址线直接接寻址范围围为4GB·32位数数据线·最大时钟钟频率8.3MHz·最大数据据传输速率率33MB/s四、ISA总线的信信号线1．地址总总线和与其其有关系的的信号线组组。SA19～～SA0：：系统地址址(SystemAddressLines)LA23~LA17：不锁锁存的地址址线(UnlatchedAddressLines)BALE：：缓冲的地地址锁存允允许(BufferedAddressLatchEnable)信号线在BALE为高电平平时，SA19～SA0和LA23~LA17上的地地址信号有有效。外设设或存储器器可用它作作为时间(即总线上上地址有效效期间)控控制信号。。SA组可以以单独组成成20位内内存地址线线，其中低低16位也也可以构成成I／O地地址线，SA和LA组合起来来可以构成成24位内内存地址线线。SA线与LA线的差差别除了位位序号外，，SA线的的地址信号号在BALE信号的的下降边时时被锁存，，LA线上上的信号不不被锁存。。AEN：地地址允许(AddressEnable)信信号线，当当该信号为为高电平时时，表示DMA控制制器驱动地地址总线；；AEN为为低电平时时，表示CPU驱动动地址总线线。它作为DMA地址有有效的指示示信号，也也可被外设设或存储器器用作DMA传送(或非DMA传送)的控制信信号。MASTER：是一一个外部输输入信号端端，在它有有效期间使使地址总线线SA和LA、存储储器读/写写信号MEMR/MEMW和和输入输出出读写信号号IOR/IOW、、REFRESH和和SBHE等具有输输入输出双双向功能信信号端为输输入端。2．数据总总线及其控控制信号组组D7～D0：系统数数据总线(SystemDataLines)的低低8位。D15～D8：系统统数据总线线的高8位位。SBHE：：系统总线线，高字节节允许(SystemBusHighEnable)信号号线。该信号有效效时表示数数据线SD15～SD8的数数据信号有有效。这个信号线线可以是输输出，也可可以是输入入。如果是是输出，意意味着它作作为一个指指示信号表表示SD15～SD8上的数数据有效，，外部接口口逻辑可以以利用此信信号选择SD15～～SD8上上的数据。。如果是外外加输入，，必需与MASTER信号联联合使用。。3存储储器读写控控制、输入入输出设备备读写控制制、存储周周期和I／／O周期控控制和8位位／16位位控制等信信号组SMEMW：系统统存储器写写(SystemMemoryWrite)。仅在在1M字节节存储空间间之内写操操作有效。。SMEMR：系统统存储器读读(SystemMemoryRead)。仅在1M字节存存储空间之之内写操作作有效。MEMW：：存储器器写(MemoryWrite)。。对全部物物理内存空空间的读写写操作有效效。MEMR：：存储器器读(MemoryRead)。对对全部物理理内存空间间的读写操操作有效。。以上都是存储储器操作时的的写和读控制制信号。在逻逻辑上SMEMR和SMEMW取自自MEMR和和MEMW并并受低于lM字节的地地址译码信号号控制。且系系统存储器读读/写仅作为为输出信号，，由CPU或或DMA控制制器控制；而而MEMR和和MEMW可可以作为输出出信号线输出出，当与MASTER相相配合时，也也可以接受外外来控制信号号作为输入信信号线。IOR：I／O读(I／OREAD)IOW：I／／O写(I／／OWRITE)以上两信号为为I／O读／／写控制信号号。在它们的的控制下把I／O设备的的数据置入数数据总线上或或者接收数据据总线上的数数据。它们可可以作为输出出信号端，由由CPU或主主机板上的DMA控制器器产生和形成成。与MASTER相配配合时，也可可作为输入信信号端，由主主机板之外的的设备产生控控制信号加入入到这些控制制端上MEMCS16：存储储器16位片片选(MEMORYCHIPSELECTl6)，输输入信号。。它由LA23~LA17译码形成。。该信号有效效，则表明当当前数据传送送是一个等待待状态的16位存储器周周期。如果总总线上的某一一存储器插卡卡要传送16位数据，就就必须产生一一个控制信号号加在MEMCS16端端上发给主主机板，通知知主机板实现现16位数据据传送。IOCS16：I／O端端口的16位位数据片选输输入信号。它由端口地址址译码形成。。如果当前的的数据传送是是一个等待状状态的16位位I／O周期期，就必须形形成一个控制制信号加在IOCS16端上发给给主机板。0WS：零零等待状态(0WAITSTATE)，输输入信号。当该信号有效效时，表明无无需插入附加加的等待周期期便能完成当当前的数据传传送周期。如如果控制的是是16位总线线周期，这个个信号应取自自被读或写命命令选通的地地址信号。如如果控制的是是8位总线周周期，在用设设备的地址译译码信号作为为读或写命令令之后，系统统时钟的下降降边时作0WS检测信号号。IOCHRDY：I／O通道准备好好(1／OCHANNELREADY)，，输入端。它由I／O设设备或外部存存储器产生输输入信号。该该信号低电平平时意味着外外设或外存没没有准备好，，将使I／O总线周期或或存储器总线线周期进入延延长状态。IOCHRDY端的低电电平信号长度度不超过2．．5µs。4外中断断请求输入信信号输入端组组IRQ3～IRQ7、IRQ9、IRQ10～IRQl2、IRQ14、IRQ15：IRQ(InterruptReQuest)，是可可屏蔽中断请请求输入端，，供外部设备备接口使用。。它们的优先级级顺序为：IRQ序号9、10、11、12、、14、15、3、4、、5、6、7。IOCHRDY：I／／O通道校验验(I／OCHANNELCHECK)信信号输入端。。I／O设备备或接口板上上的存储器如如果有奇偶校校验逻辑，其其输出端产生生的低电平信信号表示校验验有错，该信信号有效使CPU进入不不可屏蔽中断断(NMI)。（5）用于DMA传送的的输入输出信信号组DRQ0、DRQ1、DRQ2、DRQ3、DRQ5、DRQ6、DRQ7：输入信号端端。当外部设备要要申请用DMA传送方式式与存储器交交换信息时发发出的DMA请求输入入信号。DACK0、DACK1、DACK2、DACK3、DACK5、DACK6、DACK7：输出信号。。输出DMA请求的回答答信号给外部部设备。信号号有效时表示示CPU已已把总线控制制权交给DMA控制器，，可以进行DMA传送了了。T／C：输出出信号端，当当DMA控制制器的任何一一个通道的计计数器计满时时，该端输出出脉冲信号。。（6）杂项信信号REFRESH：刷新指指示信号(在在主机板控制制总线时，该该端为输出端端)和刷新控控制信号(与与MASTER信号相配配合，该端为为外部信号输输入端)。CLK：系统统时钟信号输输出端。输出出的信号与微微处理器的时时钟周期同步步，只应用于于同步，不能能当作固定频频率信号源使使用。OSC：输出出固定频率14.31818MHz信号，供外外部作信号源源使用。RESETDRV：复复位驱动信号号，一方面使使主机板内各各部分复位，，同时在本端端输出正脉冲冲，供外部设设备复位使用用。还有十5V、、－5V、十十12V和－－12V电源源输出端，提提供一定的负负载电源供接接口板逻辑电电路使用。GND为地线线，用以实现现主板与外设设共地端。2.3.2PCI总总线一、概述上个世纪90年代，随着着图形处理技技术和多媒体体技术的广泛泛应用，在以以Windows为代表表的图形用户户接口(GUI)进入PC机之后，，要求有高速速的图形描绘绘能力和I/O处理能力力。这不仅要要求图形适配配卡要改善其其性能，也对对总线的速度度提出了挑战战。实际上当当时外设的速速度已有了很很大的提高，，如硬磁盘与与控制器之间间的数据传输输率已达10MB/s以以上，图形控控制器和显示示器之间的数数据传输率也也达到69MB/s。通通常认为I/O总线的速速度应为外设设速度的3～～5倍。因此此原有的ISA、EISA已远远不不能适应要求求，而成为整整个系统的主主要瓶颈。因因此对总线提提出了更高的的性能要求，，从而促使了了总线技术进进一步发展。。1991年下下半年，Intel公司司首先提出了了PCI的概概念，并联合合IBM、Compaq、AST、、HP、DEC等100多家公司成成立了PCI集团，其英英文全称为：：PeripheralComponentInterconnectSpecialInterestGroup(外围部部件互连专业业组)，简称称PCISIG。PCI是一种先进进的局部总线线，已成为局局部总线的新新标准,广泛泛应用于现代代微机（台式式）、工作站站和便携机。。目前，与PCI总线有关关的协议的最最新版本是PCI总线规规范2.2版版本、PCI-PCI桥桥规范1.1版本、PCI系统设计计指南1.0版本、PCIBIOS标准2.1版本、PCI总线电电源管理接口口规范1.1版本、PCI热插拔规规范1.1版版本和PCI移动设计指指南1.1版版本。二、PCI局局部总线的主主要性能和特特点它独立于处理理器，支持多多种处理器。。结构上，它将将处理器子系系统和外设分分开。为PCI总线设计计的外设是针针对PCI的的，可以独立立于处理器设设计和升级，，也不会因处处理器的变化化而使外设过过时。（1）PCI总线的的主要性能：：支持10台外外设总线时钟频率率33.3MHz/66MHz最大数据传输输速率133MB/s时钟同步方式式与CPU及时时钟频率无关关总线宽度32位（5V/3.3V）/64位位（5V/3.3V）能自自动动识识别别外外设设特别别适适合合与与Intel的的CPU协协同同工工作作（2））其其它它特特点点：：具有有与与处处理理器器和和存存储储器器子子系系统统完完全全并并行行操操作作的的能能力力具有有隐隐含含的的中中央央仲仲裁裁系系统统采用用多多路路复复用用方方式式（（地地址址线线和和数数据据线线））减减少少了了引引脚脚数数支持持64位位寻寻址址完全全的的多多总总线线主主控控能能力力提供供地地址址和和数数据据的的奇奇偶偶校校验验可以以转转换换5V和和3.3V的的信信号号环环境境2.3.2.3PCI总总线线结结构构连连接接方方式式CPU总总线线和和PCI总总线线由由桥桥接接电电路路（（习习惯惯上上称称为为北北桥桥芯芯片片））相相连连。。PCI总总线线和和ISA/EISA总总线线之之间间也也通通过过桥桥接接电电路路（（习习惯惯上上称称为为南南桥桥芯芯片片））相相连连。。其它它连连接接方方式式，，如如双双PCI总总线线方方式式、、PCI-PCI方方式式、、多多处处理理器器服服务务器器方方式式等等。。四、、PCI插插槽槽和和PCI扩扩展展卡卡（1））PCI插插槽槽两种种，，一一种种是是32位位的的，，另另一一种种是是64位位的的，，而而每每种种插插槽槽又又分分为为5V和和3.3V两两种种。。在PC机机上上使使用用最最多多的的是是5V的的32位位PCI插插槽槽。。1～～62脚脚是是32位位卡卡槽槽。。63～～94脚脚是是64位位卡卡槽槽的的扩扩展展部部分分。。（2））PCI插插卡卡长卡卡的的尺尺寸寸是是312mm长长，，高高106.68mm短卡卡高高度度不不变变，，长长度度为为174.63mm。。2.3.2.5PCI总总线线信信号号定定义义PCI总总线线的的信信号号线线共共有有100根根，，PCI应应用用系系统统中中、、如如果果某某设设备备取取得得了了总总线线控控制制权权,就就称称其其为为““主主设设备备””；；而而被被主主设设备备选选中中以以进进行行通通信信的的设设备备称称为为““从从设设备备””或或““目目标标节节点点””。。为了了实实现现数数据据处处理理、、寻寻址址、、接接口口控控制制、、仲仲裁裁等等系系统统功功能能，，若若作作为为主主设设备备则则需需要要49条条引引脚脚；；作作为为目目标标的的设设备备至至少少需需要要47条条引引脚脚。。可选选信信号号51条条。。(1)系系统统引引线线CLKin：：总总线线时时钟钟信信号号。。对对于于所所有有的的PCI设设备备均均为为输输入入，，为为所所有有PCI上上的的接接口口传传输输提提供供时时序序。。其其最最高高频频率率可可达达33MHz/66MHz，，最最低低频频率率一一般般为为0(DC)。。这这一一频频率率也也称称为为PCI的的工工作作频频率率。。RSTin：：复复位位信信号号。。用用来来使使PCI专专用用的的特特性性寄寄存存器器和和定定时时器器相相关关的的信信号号恢恢复复到到规规定定的的初初始始状状态态。。(2)地地址址和和数数据据引引线线AD31～～AD0t/s：：地地址址、、数数据据多多路路复复用用的的输输入入／／输输出出信信号号。。在在FRAME有有效效时时，，是是地地址址周周期期；；在在IRDY和和TRDY同同时时有有效效时时，，是是数数据据周周期期。。一个个PCI总总线线的的传传输输中中包包含含了了一一个个地地址址周周期期和和一一个个(或或多多个个)数数据据周周期期。。PCI总总线线支支持持突突发发式式的的读读写写功功能