超大规模集成电路第一章课件

超大规模集成电路第一章超大规模集成电路第一章11.1为什么设计VLSI?历史特点摩尔定律应用21.1为什么设计VLSI?历史2第一台计算机：埃尼雅克(ENIAC)+第一台通用计算机:ENIAC名字:电子数字集成计算器(ElectronicNumericalIntegratorandCalculator)时间:1946年2月14日宾夕法尼亚州立大学莫尔学院18,000个真空电子管尺寸：长24米，宽6米，高2.5米速度：5000加法/秒，重量30吨功耗：140千瓦，平均无故障时间7分钟3第一台计算机：埃尼雅克(ENIAC)+第一台通用计算机:ENIAC+这样的计算机可以用于办公室、车间、政府部门、家庭吗？当时某些科学估计全世界只需要4台ENIAC。现在，全球的个人电脑已超过6亿台。它的工作能力相当于4000亿人年。4ENIAC+这样的计算机可以用于办公室、车间、政府部门、家庭晶体管的发明+1947年12月23日，贝尔实验室的半导体研究小组W.Schokley,J.Bardeen,W.Brattain发明了锗NPN晶体管。5晶体管的发明+1947年12月23日，贝尔实验室的半导体研究晶体管的发明+W.Schokley,J.Bardeen,W.Brattain

获1956年Nobel物理奖6晶体管的发明+W.Schokley,J.Bardeen集成电路(IC)的发明+1952年5月，英国科学家G.W.A.Dummer提出了集成电路的设想。1958年TI公司ClairKilby的研究小组发明了第一块集成电路，12个元件，锗半导体。获2000年Nobel物理奖7集成电路(IC)的发明+1952年5月，英国科学家G.W.第一块微处理器+Intel公司,1971年4004中央处理器(CPU)8第一块微处理器+Intel公司,1971年8为什么设计VLSI？集成电路的三个关键的特性尺寸——是速度与功耗的基础速度功耗集成改进了系统物理尺寸更小低功耗低成本人们总是需要更复杂的系统9为什么设计VLSI？集成电路的三个关键的特性9摩尔定律GordonMoore:Intel的创立者。预言：每个芯片晶体管的数目以指数形式增加，每18个月翻一番。指数形式的技术改进是自然的趋势：如，蒸气机、发电机、汽车。晶体管数目集成电路发明存储器中央处理器(CPU)年10摩尔定律GordonMoore:Intel的创立者。晶体微处理器的性能+摩尔定律80808086802868038680486PentiumPentiumProPentiumIIIItaniumPentiumIV11微处理器的性能+摩尔定律808080868028680386集成电路：信息社会发展的基石+自然界和人类社会的一切活动都在产生信息。信息是客观事物状态和运动特征的一种普遍形式，是人类社会、经济活动的重要资源。社会的各个部分通过网络系统连接成一个整体，由高速大容量光线和通讯卫星群以光速和宽频带地传送信息，从而使社会信息化、网络化和数字化。实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是集成电路。集成电路的战略地位首先表现在当代国民经济的“食物链”关系。集成电路1元电子产品10元国民生产总值100元12集成电路：信息社会发展的基石+自然界和人类社会的一切活动都在VLSI与大众微处理器个人电脑微控制器存储器专用处理器DSP等13VLSI与大众微处理器131.2集成电路制造集成电路制造制造成本示例141.2集成电路制造集成电路制造14设计与制造流程+15设计与制造流程+15集成电路设计滞后于制造+系统芯片（SoC,SystemonChip)知识产权(IP,IntellectProperty)16集成电路设计滞后于制造+系统芯片（SoC,Systemo制造过程+包括：测试结构17制造过程+包括：测试结构17制造工厂的费用目前费用：20～30亿美元典型的生产线占地约1个城区，数百人。芯片的盈利主要在前18个月，或头二年。18制造工厂的费用目前费用：20～30亿美元18集成电路中的成本因素对于产量较大的集成电路『制造因素占了主要地位』封装是最大的费用测试是第二的费用对于产量较小的集成电路，设计的费用可能超过了制造的费用ASIC专用集成电路ASSP专用标准产品SP标准产品19集成电路中的成本因素对于产量较大的集成电路『制造因素占了主要封装后的集成电路20封装后的集成电路20空白圆片与图案化的圆片+21空白圆片与图案化的圆片+21圆片与它的测试结构测试结构芯片/管芯22圆片与它的测试结构测试结构芯片/管芯2264MSDRAM管芯局部(华虹-NEC)+管芯面积5.89×9.7=57mm2,456块/圆片，1.34亿个晶体管/管芯。2364MSDRAM管芯局部(华虹-NEC)+管芯面积5.89晶体管的照片+0.15um沟道长度的晶体管90nm栅长24晶体管的照片+0.15um沟道长度的晶体管90nm栅长241.3VLSI设计技术CMOS技术VLSI设计流程层次设计设计抽象251.3VLSI设计技术CMOS技术25双极型、nMOS、CMOS门电路速度：双极型>nMOS>CMOS电路功耗：双极型>nMOS>CMOS电路集成度：双极型<nMOS<CMOS电路BiCMOS（双极互补型金属氧化物半导体）具有双极型与CMOS电路共有的长处，但设计与制造复杂。双极型RTLnMOSCMOS26双极型、nMOS、CMOS门电路速度：双极型>nMOSVLSI中的低功耗CMOS门电路需要的功耗比其它门电路小尺寸是低功耗的本质因素信号传输距离减小寄生效应减小低功耗设计低速低功耗避免不必要的工作27VLSI中的低功耗CMOS门电路需要的功耗比其它门电路小27VLSI设计流程可能是较大产品设计的一个部分，如：SoC设计。具有多级的抽象规格书架构逻辑电路版图28VLSI设计流程可能是较大产品设计的一个部分，如：SoC设计VLSI设计流程+VLSI设计流程＝设计创意＋仿真验证目标X的设计(Designfor“X”)：可测试性设计可制造性设计RTL寄存器传输级的前端设计与GDSII版图的后端设计RTL前端GDSII后端前端后端29VLSI设计流程+VLSI设计流程＝设计创意＋仿真验证RTLVLSI设计的挑战『复杂度』多层次的抽象：从晶体管到CPU。多种冲突的约束：低成本与高性能。设计时间短：延迟的产品通常不合时宜。30VLSI设计的挑战『复杂度』多层次的抽象：从晶体管到CPU。应对设计复杂度分治(DivideandConquer)：限制在一段时间内你所处理的部件。将一些部件合成更大的部件：晶体管构成门电路门电路构成功能单元功能单元构成处理设备层次设计与设计抽象层次设计：从顶层到底层的设计。『如：标准的VLSI设计流程』设计抽象：从底层到顶层的归纳。抽象是归纳同一类产品的共性及优化。31应对设计复杂度分治(DivideandConquer)：单元的视图一个单元的内部视图由器件与连线组成一个单元的外部视图＝类型主体引脚全加器abcinsumcout32单元的视图一个单元的内部视图全加器abcinsumcout3单元类型示例每个实例（引用）有自己的名字add1（全加器类型）add2（全加器类型）每个实例（引用）是独立的单元名为信号前缀sumabacincoutcinAdd1(全加器)sumAdd2(全加器)bAdd1.aAdd2.asum33单元类型示例每个实例（引用）有自己的名字sumabacinc层次的逻辑设计i1(A)xxx(B)i2(A)top(类型1)34层次的逻辑设计i1(A)xxx(B)i2(A)top(类型1网表与单元列表网表每个网络的构成net1:top.in1in1.innet2:i1.outxxx.Btopin1:top.n1xxx.xin1topin2:top.n2xxx.xin2botin1:top.n3xxx.xin3net3:xxx.outi2.inoutnet:i2.outtop.out单元列表每个单元的构成top:in1=net1n1=topin1n2=topin2n3=topineout=outneti1:in=net1out=net2xxx:xin1=topin1xin2=topin2xin3=botin1B=net2out=net3i2:in=net3out=outnet35网表与单元列表网表单元列表35单元层次topi1xxxi236单元层次topi1xxxi236层次命名-典型的层次命名top/i1.foo单元名引脚名37层次命名-典型的层次命名单元名引脚名37版图与它的抽象动态锁存器的版图38版图与它的抽象动态锁存器的版图38棒图抽象39棒图抽象39晶体管级原理图抽象40晶体管级原理图抽象40混合原理图抽象（门级与晶体管级）反相器41混合原理图抽象（门级与晶体管级）反相器41抽象层次规格书：功能、成本等架构：大的模块逻辑级：门与寄存器电路：晶体管尺寸（速度、功耗有关）版图：寄生参数42抽象层次规格书：功能、成本等42电路抽象随时间变化的电压43电路抽象随时间变化的电压43数字逻辑抽象离散的时间、离散的逻辑电平全加器全加器44数字逻辑抽象离散的时间、离散的逻辑电平全加器全加器44寄存器传输级抽象抽象的（运算）单元，抽象的数据类型++001000010100001145寄存器传输级抽象抽象的（运算）单元，抽象的数据类型++001自顶向下与自底向上设计自顶向下增加了功能细节从高层的抽象产生低层细节自底向上设计产生对低层行为的抽象好的设计需要自顶向下与自底向上两种反复。46自顶向下与自底向上设计自顶向下增加了功能细节46层次设计与设计抽象规格书行为寄存器传输级逻辑电路版图自然语言可执行程序序列状态机逻辑门晶体管图形性能，设计周期功能单元，时钟周期逻辑变量，逻辑深度纳秒微米功能成本47层次设计与设计抽象规格书行为寄存器传输级逻辑电路版图自然语言设计验证-每个设计环节都必须保证没有错误引入——一个错误存在越久，解决的代价越大。前向检查：由高到低抽象级别间的检查。反标：将性能数据复制到较早（高）的级别。48设计验证-每个设计环节都必须保证没有错误引入——一个错误存在制造测试-与设计验证不同：原因在于设计正确并不表示所有下线的芯片是好的。必须快速地测试制造缺陷是否导致芯片的功能不正常。按速度分级。49制造测试-与设计验证不同：原因在于设计正确并不表示所有下线的EDA工具的作用-电子设计自动化(EDA,

ElectronicDesignAutomatic)加快工作解决复杂性——可以快速地解决一般问题，并使得设计者可以集中精力在重要的问题上。使得设计者不需考虑太大的细节，能够处理大型的设计。如果需要对细节的优化，那么可以使用不同的抽象层次（如：晶体管级、门级等）。能够较容易地权衡性能与成本代价。评估并优化设计的延迟、功耗等。EDA工具电路分析、原理图设计、仿真、综合(可测性设计、功耗)、版图、时序分析等。50EDA工具的作用-电子设计自动化(EDA,Electron未来-VLSI工艺已从深亚微米到超深亚微米迈进，对于功耗与速度提出了更高的要求。互联——延迟，交扰，寄生等问题功耗复杂度——系统芯片，软硬件协同设计等51未来-VLSI工艺已从深亚微米到超深亚微米迈进，对于功耗与速连线参数-工艺特征等比改变时，连线的延迟基本不变。沟道长度按等比因子缩小，因此晶体管开关延迟按因子减小。电阻的长度按因子减小，但截面积按2减小，因此电阻按增大。电容的平板面积按2减小，但中间绝缘层也按因子减小，因此电容按减小。优化的连线长度Lmax＝A1/2/2连线数目M＝N2/3，N为单元数目，当集成度增加时，指数由2/3趋向1/2。52连线参数-工艺特征等比改变时，连线的延迟基本不变。52集成电路设计方法+全定制设计：定义：一种基于晶体管级的设计方法。设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由集成电路厂家去进行掩膜制造，做出产品。特点：设计人员可以从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优性能的芯片，但这种设计周期长、成本高，适用于要求性能高或批量很大的芯片。半定制设计：半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑器件设计。都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间

53集成电路设计方法+全定制设计：53集成电路半定制设计方法+门阵列设计又称“母片”(MasterSlice)法，是早期开发并得到广泛应用的ASIC技术，母片是IC工厂按规格事先生产的芯片，内部包括集中基本逻辑门、触发器等，芯片中留有一定的连线区。用户可以根据所需要的功能设计电路，确定连线方式，然后再交厂家布线。这种设计方法过程简单、周期短、成本低，但门利用率低、面积大，不利于设计高性能的芯片。标准单元法库单元法，是厂家将预先配置好、经过测试，具有一定功能的逻辑块，作为标准单元储存在数据库中。设计人员在电路设计完成后，利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也比较高。可编程逻辑器件设计可编程逻辑器件是一种已完成了全部工艺制造、可直接从市场上购得的产品，用户只要通过对器件编程就可实现所需要的逻辑功能。这种设计方法成本低、使用灵活、设计周期短、可靠性高、承担风险小。在电子系统开发阶段的硬件验证过程中，一般都采用可编程逻辑器件，以期尽快开发新的产品，迅速占领市场。等大批量生产时，再根据实际情况转换成前面的几种方法中的一种进行“再设计”。54集成电路半定制设计方法+门阵列设计54 谢谢大家！ 谢谢大家！55超大规模集成电路第一章超大规模集成电路第一章561.1为什么设计VLSI?历史特点摩尔定律应用571.1为什么设计VLSI?历史2第一台计算机：埃尼雅克(ENIAC)+第一台通用计算机:ENIAC名字:电子数字集成计算器(ElectronicNumericalIntegratorandCalculator)时间:1946年2月14日宾夕法尼亚州立大学莫尔学院18,000个真空电子管尺寸：长24米，宽6米，高2.5米速度：5000加法/秒，重量30吨功耗：140千瓦，平均无故障时间7分钟58第一台计算机：埃尼雅克(ENIAC)+第一台通用计算机:ENIAC+这样的计算机可以用于办公室、车间、政府部门、家庭吗？当时某些科学估计全世界只需要4台ENIAC。现在，全球的个人电脑已超过6亿台。它的工作能力相当于4000亿人年。59ENIAC+这样的计算机可以用于办公室、车间、政府部门、家庭晶体管的发明+1947年12月23日，贝尔实验室的半导体研究小组W.Schokley,J.Bardeen,W.Brattain发明了锗NPN晶体管。60晶体管的发明+1947年12月23日，贝尔实验室的半导体研究晶体管的发明+W.Schokley,J.Bardeen,W.Brattain

获1956年Nobel物理奖61晶体管的发明+W.Schokley,J.Bardeen集成电路(IC)的发明+1952年5月，英国科学家G.W.A.Dummer提出了集成电路的设想。1958年TI公司ClairKilby的研究小组发明了第一块集成电路，12个元件，锗半导体。获2000年Nobel物理奖62集成电路(IC)的发明+1952年5月，英国科学家G.W.第一块微处理器+Intel公司,1971年4004中央处理器(CPU)63第一块微处理器+Intel公司,1971年8为什么设计VLSI？集成电路的三个关键的特性尺寸——是速度与功耗的基础速度功耗集成改进了系统物理尺寸更小低功耗低成本人们总是需要更复杂的系统64为什么设计VLSI？集成电路的三个关键的特性9摩尔定律GordonMoore:Intel的创立者。预言：每个芯片晶体管的数目以指数形式增加，每18个月翻一番。指数形式的技术改进是自然的趋势：如，蒸气机、发电机、汽车。晶体管数目集成电路发明存储器中央处理器(CPU)年65摩尔定律GordonMoore:Intel的创立者。晶体微处理器的性能+摩尔定律80808086802868038680486PentiumPentiumProPentiumIIIItaniumPentiumIV66微处理器的性能+摩尔定律808080868028680386集成电路：信息社会发展的基石+自然界和人类社会的一切活动都在产生信息。信息是客观事物状态和运动特征的一种普遍形式，是人类社会、经济活动的重要资源。社会的各个部分通过网络系统连接成一个整体，由高速大容量光线和通讯卫星群以光速和宽频带地传送信息，从而使社会信息化、网络化和数字化。实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是集成电路。集成电路的战略地位首先表现在当代国民经济的“食物链”关系。集成电路1元电子产品10元国民生产总值100元67集成电路：信息社会发展的基石+自然界和人类社会的一切活动都在VLSI与大众微处理器个人电脑微控制器存储器专用处理器DSP等68VLSI与大众微处理器131.2集成电路制造集成电路制造制造成本示例691.2集成电路制造集成电路制造14设计与制造流程+70设计与制造流程+15集成电路设计滞后于制造+系统芯片（SoC,SystemonChip)知识产权(IP,IntellectProperty)71集成电路设计滞后于制造+系统芯片（SoC,Systemo制造过程+包括：测试结构72制造过程+包括：测试结构17制造工厂的费用目前费用：20～30亿美元典型的生产线占地约1个城区，数百人。芯片的盈利主要在前18个月，或头二年。73制造工厂的费用目前费用：20～30亿美元18集成电路中的成本因素对于产量较大的集成电路『制造因素占了主要地位』封装是最大的费用测试是第二的费用对于产量较小的集成电路，设计的费用可能超过了制造的费用ASIC专用集成电路ASSP专用标准产品SP标准产品74集成电路中的成本因素对于产量较大的集成电路『制造因素占了主要封装后的集成电路75封装后的集成电路20空白圆片与图案化的圆片+76空白圆片与图案化的圆片+21圆片与它的测试结构测试结构芯片/管芯77圆片与它的测试结构测试结构芯片/管芯2264MSDRAM管芯局部(华虹-NEC)+管芯面积5.89×9.7=57mm2,456块/圆片，1.34亿个晶体管/管芯。7864MSDRAM管芯局部(华虹-NEC)+管芯面积5.89晶体管的照片+0.15um沟道长度的晶体管90nm栅长79晶体管的照片+0.15um沟道长度的晶体管90nm栅长241.3VLSI设计技术CMOS技术VLSI设计流程层次设计设计抽象801.3VLSI设计技术CMOS技术25双极型、nMOS、CMOS门电路速度：双极型>nMOS>CMOS电路功耗：双极型>nMOS>CMOS电路集成度：双极型<nMOS<CMOS电路BiCMOS（双极互补型金属氧化物半导体）具有双极型与CMOS电路共有的长处，但设计与制造复杂。双极型RTLnMOSCMOS81双极型、nMOS、CMOS门电路速度：双极型>nMOSVLSI中的低功耗CMOS门电路需要的功耗比其它门电路小尺寸是低功耗的本质因素信号传输距离减小寄生效应减小低功耗设计低速低功耗避免不必要的工作82VLSI中的低功耗CMOS门电路需要的功耗比其它门电路小27VLSI设计流程可能是较大产品设计的一个部分，如：SoC设计。具有多级的抽象规格书架构逻辑电路版图83VLSI设计流程可能是较大产品设计的一个部分，如：SoC设计VLSI设计流程+VLSI设计流程＝设计创意＋仿真验证目标X的设计(Designfor“X”)：可测试性设计可制造性设计RTL寄存器传输级的前端设计与GDSII版图的后端设计RTL前端GDSII后端前端后端84VLSI设计流程+VLSI设计流程＝设计创意＋仿真验证RTLVLSI设计的挑战『复杂度』多层次的抽象：从晶体管到CPU。多种冲突的约束：低成本与高性能。设计时间短：延迟的产品通常不合时宜。85VLSI设计的挑战『复杂度』多层次的抽象：从晶体管到CPU。应对设计复杂度分治(DivideandConquer)：限制在一段时间内你所处理的部件。将一些部件合成更大的部件：晶体管构成门电路门电路构成功能单元功能单元构成处理设备层次设计与设计抽象层次设计：从顶层到底层的设计。『如：标准的VLSI设计流程』设计抽象：从底层到顶层的归纳。抽象是归纳同一类产品的共性及优化。86应对设计复杂度分治(DivideandConquer)：单元的视图一个单元的内部视图由器件与连线组成一个单元的外部视图＝类型主体引脚全加器abcinsumcout87单元的视图一个单元的内部视图全加器abcinsumcout3单元类型示例每个实例（引用）有自己的名字add1（全加器类型）add2（全加器类型）每个实例（引用）是独立的单元名为信号前缀sumabacincoutcinAdd1(全加器)sumAdd2(全加器)bAdd1.aAdd2.asum88单元类型示例每个实例（引用）有自己的名字sumabacinc层次的逻辑设计i1(A)xxx(B)i2(A)top(类型1)89层次的逻辑设计i1(A)xxx(B)i2(A)top(类型1网表与单元列表网表每个网络的构成net1:top.in1in1.innet2:i1.outxxx.Btopin1:top.n1xxx.xin1topin2:top.n2xxx.xin2botin1:top.n3xxx.xin3net3:xxx.outi2.inoutnet:i2.outtop.out单元列表每个单元的构成top:in1=net1n1=topin1n2=topin2n3=topineout=outneti1:in=net1out=net2xxx:xin1=topin1xin2=topin2xin3=botin1B=net2out=net3i2:in=net3out=outnet90网表与单元列表网表单元列表35单元层次topi1xxxi291单元层次topi1xxxi236层次命名-典型的层次命名top/i1.foo单元名引脚名92层次命名-典型的层次命名单元名引脚名37版图与它的抽象动态锁存器的版图93版图与它的抽象动态锁存器的版图38棒图抽象94棒图抽象39晶体管级原理图抽象95晶体管级原理图抽象40混合原理图抽象（门级与晶体管级）反相器96混合原理图抽象（门级与晶体管级）反相器41抽象层次规格书：功能、成本等架构：大的模块逻辑级：门与寄存器电路：晶体管尺寸（速度、功耗有关）版图：寄生参数97抽象层次规格书：功能、成本等42电路抽象随时间变化的电压98电路抽象随时间变化的电压43数字逻辑抽象离散的时间、离散的逻辑电平全加器全加器99数字逻辑抽象离散的时间、离散的逻辑电平全加器全加器44寄存器传输级抽象抽象的（运算）单元，抽象的数据类型++0010000101000011100寄存器传输级抽象抽象的（运算）单元，抽象的数据类型++001自顶向下与自底向上设计自顶向下增加了功能细节从高层的抽象产生低层细节自底向上设计产生对低层行为的抽象好的设计需要自顶向下与自底向上两种反复。101自顶向下与自底向上设计自顶向下增加了功能细节46层次设计与设计抽象规格书行为寄存器传输级逻辑电路版图自然语言可执行程序序列状态机逻辑门晶体管图形性能，设计周期功能单元，时钟周期逻辑变量，逻辑深度纳秒微米功能成本102层次设计与设计抽象规格书行为寄存器传输级逻辑电路版图自然语言设计验证-每个设计环节都必须保证没有错误引入——一个错误存在越久，解决的代价越大。前向检查：由高到低抽象级别间的检查。反标：将性能数据复制到较早（高）的级别。103设计验证-每个设计环节都必须保证没有错误引入——一个错误存在制造测试-与设计验证不同：原因在于设计正确并不表示所有下线的芯片是好的。必须快速地测试制造缺陷是否导致芯片的功能不正常。按速度分级。104制造测试-与设计验证不同：原因在于设计正确并不表示所有下线的EDA工具的作用-电子设计自动化(EDA,

ElectronicDesignAutomatic)加快工作解决复杂性——可以快速地解决一般问题，并使得设计者可以集中精力在重要的问题上。使得设计者不需考虑太大的细节，能够处理大型的设计。如果需要对细节的优化，那么可以使用不同的抽象层次（如：晶体管级、门级等）。能够较容易地权衡性能与成本代价。评估并优化设计的延迟、功耗等。EDA工具电路分析、原理图设计、仿真、综合(可测性设计、功耗)、版图、时序分析等。105EDA工具的作用