存储逻辑全套ppt

第四章存储逻辑教学基本要求掌握：熟悉：1、特殊存储部件的逻辑结构及工作原理；2、ROM的结构和工作原理；3、存储器容量的扩充方法。1、RAM的逻辑结构；2、RAM的两种地址译码方法；3、ROM的应用——代码转换器。4.1特殊存储部件存储逻辑是时序逻辑和组合逻辑相结合的产物。能够存储m×n个二进制比特数的逻辑电路，我们叫做存储器。与存储器相比，特殊存储部件如：寄存器堆、寄存器队列、寄存器堆栈是由寄存器组成。特点：存储容量小，逻辑结构简单，工作速度快。助记：寄存器和存储器区别：类似于一维数组与二维数组的区别。一个寄存器是由n个触发器或锁存器按并行方式输入且并行方式输出构成。如：以字（n位）为单位存储。

当要存储更多的字时，需要使用集中的寄存器组逻辑结构：寄存器堆。它实际上是一个容量极小的存储器。n位数据出n位数据入M字地址寄存器堆（a）逻辑结构图4.1.1寄存器堆地址m字译码器数据出数据入n位n位DMUXMUX寄存器组（b）原理示意图（a）双端口输出寄存器堆逻辑结构A输出数据入A地址（4位）寄存器堆(16个）B地址（4位）B输出B地址寄存器A寄存器B16字寄存器堆加法器A输出B输出地址地址（b）简单运算器电路4.1.2寄存器队列（FIFO）4.1.2寄存器堆栈（LIFO）通用寄存器栈顶栈底…进栈…进栈…出栈4.2随机读写存储器RAM简写为RAM，是数字计算机的重要记忆部件，用来存放数据或指令。RAM：双极型:工作速度高，但制造工艺复杂，成本高，功耗大，集成度低，功耗小。MOS型:制造工艺简单，成本低，功耗小，集成度高，但工作速度比双极型RAM低。分为静态和动态两种。由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定对被选中的单元是读还是写读出及写入数据的通道4.2.1RAM的结构6.2.3存储器RAM时序及控制地址MDR数据m位n位n位位存储矩阵译码器MARRAM的逻辑结构MAR：地址寄存器MDR：数据缓冲寄存器①地址线是单向的，它传送地址码（二进制数），以便按地址码访问存储单元一个RAM有三种信号线：②数据线是双向的，它将数据码（二进制数），送入存储矩阵或从存储矩阵读出。③读/写控制线传送读（写）命令，且分时发送该命令，即读时不写，写时不读。4.2.2地址译码方法1.单译码结构2.双译码结构4.3只读存储器简写为ROM，只能读出，不能写入，故称为只读存储器（ReadOnlyMemory）ROM1.掩模式只读存储器2.一次编程只读存储器（PROM）3.多次改写编程的只读存储器（EPROM）（E2PROM）（EAROM）4.闪速存储器（FLASH）4.3.2ROM的结构与工作原理1.固定内容的只读存储器（ROM）或阵列与阵列地址A1A000011011数据D3D2D1D001011010011111104.3.3ROM应用举例【例5】用ROM实现4位二进制码到格雷码的转换。1.代码转换器(1)真值表如下页：(2)由真值表写出最小项表达式（如下页）：(3)根据最小项表达式，画出4位二进制码－格雷码转换器的ROM阵列结构示意图(4)选用适当的只读存储器芯片写入数据。地址码A3～A0＝B3～B0（A4以上的高位置为0），则输出O3～O0＝G3～G0二进制码格雷码B3B2B1B0G3G2G1G000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000G3G2G1G0m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15B3B2B1B02.字符发生器行译码器输出缓冲器F4F3F2F1F0A2A1A0010010001010011100101110111A8A7A6A5A4A3A2A1A0（特征地址）（扫描）（字符）（a）7×5字符存储点阵（c）7×5显示矩阵地址译码地址译码输出缓冲…A2A1A0A8A7A3ROM矩阵64×7×57645（b）64字符（7×5点阵）发生器框图4.5存储器容量的扩充4.5.1字长位数扩展（位扩展）给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多篇给定芯片扩展字长位数。三组信号线中，地址线和控制线公用，数据线单独分开连接。所需芯片数d计算公式为例6利用64K×8位ROM芯片，设计一个64K×16位的ROM。解：所需芯片数片8片2片1……数据线地址线A11-A0(a)位扩展4096×1位扩展成4096×8位例7用1M×4位SRAM芯片，设计1M×8位的SRAM存储器。解：所需芯片数给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。三组信号线中给定芯片的地址总线和数据总线公用，控制总线中R/W公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号，所需芯片数d计算公式同上。4.5.2字存储容量扩展（字扩展）例8用1M×8位DRAM芯片，设计2M×8位的DRAM存储器。解：所需芯片数片2片1数据线地址线A10-A0(b)字扩展A11D3-D0D3-D02048×4位扩展成4096×4位4.5.3字位同时扩展例9用2048×4位DRAM芯片，设计4096×8位的DRAM存储器。解：所需芯片数A10-A0地址线8位数据线D7－D0D3－D0（低四位）D7－D4（高四位）片1片3片2片4A11高4位低4位(c)字位同时扩展2048×4位扩展成4096×8位1、有256×4位芯片，问地址线多少位？数据线多少位？2、使用256×4位芯片组成1024×4位存储器，问需要多少芯片？3、使用256×4位芯片组成256×16位存储器，问需要多少芯片？4、使用256×4位芯片组成2048×32位存储器，问需要多少芯片？练习题：0100010001011100000001112048×4位