计算机专业基础综合计算机组成原理历年真题试卷汇编1

1、计算机专业基础综合计算机组成原理（中央处理器）历年真题试卷汇编1（总分:66.00，做题时间：90分钟）一、单项选择题（总题数：26,分数：52.00）CPU的功能包括。【华中科技大学2007年】（分数：2.00）指令控制、操作控制、时间控制、数据加工 V命令控制、数据控制、时间控制、程序控制数据控制、操作控制、时间控制、数据加工指令控制、数据控制、时间控制、程序控制解析：解析：考查CPU的功能。CPU的功能主要有指令控制、操作控制、时间控制、数据加工。 在CPU的设汁中，不需要。【武汉大学2006年】（分数：2.00）指令寄存器地址译码器 V数据寄存器地址寄存器解析：解析：考查CPU中包含的

2、寄存器。CPU的结构中没有地址译码器。下列部件不属于控制器的是。【沈阳航空工业学院2005年】（分数：2.00）指令寄存器程序计数器程序状态字 V时序电路解析：解析：考查控制器中包含的寄存器。控制器由程序计数器（PC）、指令寄存器（IR）、存储器地址寄存 器（MAR）、存储器数据寄存器（MDR）、指令译码器、时序电路和微操作信号发生器组成。程序状态字（PSW） 属于运算器的组成部分。 通用寄存器是。【北京邮电大学2003年】（分数：2.00）可存放指令的寄存器可存放程序状态字的寄存器本身具有计数逻辑与移位逻辑的寄存器可编程指定多种功能的寄存器 V解析：解析：考查通用寄存器。存放指令的寄存器是指

3、令寄存器（IR），存放程序状态字的寄存器是程序状 态字寄存器（PSW），通用寄存器并不一定本身具有计数和移位功能。CPU中保存当前正在执行指令的寄存器是。【华中科技大学2007年】（分数：2.00）指令寄存器 V指令译码器数据寄存器地址寄存器解析：解析：考查指令寄存器。指令寄存器用来存放当前正在执行的指令。条件转移指令执行时所依据的条件来自。【北京航空航天大学2002年】（分数：2.00）指令寄存器标志寄存器 V程序计数器地址寄存器解析：解析：考查程序状态标志寄存器（PSW）。指令寄存器IR用于存放当前正在执行的指令，程序计数器 PC用于指示下一条指令的地址，地址寄存器用于暂存指令或数据的地址

4、，程序状态寄存器PSW用于保存系 统的运行状态，条件转移指令执行时，需对PSW的内容进行测试，判断是否满足转移条件。 指令寄存器的位数取决于。【中国科学院1999年】（分数：2.00）存储器的容量指令字长 V机器字长存储字长解析：解析：考查指令寄存器的位数。指令寄存器的位数取决于指令字长。总结；PC的位数取决于需要支 持的主存储器容量；指令寄存器的作用是保存当前正在执行的指令，其位数取决于指令字长；通用寄存器 用来存放操作数和各种地址信息等，其位数取决于机器字长。主存地址寄存器MAR的位数与下列哪个寄存器相同。【中国科学院1999年】（分数：2.00）主存数据寄存器MDR程序计数器PC V指令

5、寄存器IR累加器AC解析：解析：考查地址寄存器MAR的位数。主存地址寄存器。MAR的位数和程序计数器PC的位数都取决于 主存储器的容量，二者位数相等。 在取指令操作之后，程序计数器中存放的是。【江苏理工大学1999年】（分数：2.00）当前指令的地址下一条指令的地址 V上一条指令的地址程序中指令的数量解析：解析：考查取指令操作之后程序计数器的内容。在取指令操作之后，程序计数器中存放的是下一条 指令的地址。取指令操作。（分数：2.00）受到上一条指令的操作码控制受到当前指令的操作码控制受到下一条指令的操作码控制是控制器固有的功能，不需要在操作码控制下进行 V解析：解析：考查取指令操作。取指令阶段

6、完成的任务是将现行指令从主存中取出来并送至指令寄存器中， 这个操作是公共操作，与具体的指令无关，所以不需要操作码的控制。注意：在指令长度不同的指令系统 中，不同长度的取指令操作是不同的。控制器会根据指令长度安排不同的取指令操作，但取指令操作仍然 是控制器固有的功能，不需要在操作码控制下进行。在一条无条件跳转指令的指令周期内，PC的值被修改 次。（分数：2.00） TOC o 1-5 h z 12 V3无法确定解析：解析：考查指令执行过程中PC值的修改。取指周期结束后，PC值自动加1：执行周期中，PC值又 被修改为要跳转到的地址，故在这个指令周期内，PC值被修改两次。间址周期结束时，CPJ内寄存

7、器MDR中的内容为。（分数：2.00）指令操作数地址 V操作数无法确定解析：解析：考查问址周期结束时MDR中的内容。间址周期的作用是取操作数的有效地址，故间址周期结 束后，MDR中的内容为操作数地址。下列CPU内部数据通路结构，不正确的是。【上海大学1998年】（分数：2.00）单总线结构多总线结构部件内总线结构 V专用数据通路结构解析：解析：考查CPU内部数据通路结构的种类。对CPU而言，数据通路的基本结构有总线结构和专用数 据通路结构。其中，总线结构又分为单总线结构、双总线结构、多总线结构。在单总线的CPU中。【上海交通大学2005年】（分数：2.00）ALU的两个输入端及输出端都可与总线

8、相连ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连ALU的一个输入端可与总线相连，其输出端也可与总线相连ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连 V解析：解析：考查数据通路的结构。由于ALU是一个组合逻辑电路，故其运算过程中必须保持两个输入端 的内容不变，又由于CPU内部采用单总线结构，故为了得到两个不同的操作数，ALU的一个输入端与总线 相连，另一个输入端需通过一个寄存器与总线相连：此外，ALU的输出端也不能直接与内部总线相连，否 则其输出又会通过总线反馈到输入端，影响运算结果，故输出端需通过一个暂存器（用来暂存结果的寄存器） 与总线相连。采用CP

9、U总线结构的数据通路与不采用CPU内部总线的数据通路相比。（分数：2.00）前者性能较高后者的数据冲突问题较严重前者的硬件量大，实现难度高以上说法都不对 V解析：解析：考查两种数据通路结构的优缺点。采用CPU内部总线方式的数据通路特点为：结构简单、实 现容易、性能较低、存在较多的冲突现象；不采用CPU内部总线方式的数据通路特点为：结构复杂、硬件 量大、不易实现、性能高、基本不存在数据冲突现象。硬布线控制器是一种。【上海大学1999年】（分数：2.00）组合逻辑控制器 V时序逻辑控制器存储逻辑控制器组合和时序逻辑控制器解析：解析：考查硬布线控制器。硬布线控制器是一种组合逻辑控制器，微程序控制器是

10、一种存储逻辑控 制器。 微操作信号发生器的作用是。（分数：2.00）从主存中取出指令完成指令操作码的译码功能产生控制时序产生各种微操作控制信号 V解析：解析：考查微操作信号发生器的作用。微操作信号发生器（CU）是控制器的一个组成部分，顾名思义 它用来产生各种微操作控制信号。这些微操作控制信号是由指令部件提供的译码信号、时序部件提供的时 序信号和被控制功能部件所反馈的状态及条件综合形成的。 下列关于指令周期、机器周期、时钟周期说法不正确的是。【武汉大学2006年】（分数：2.00）指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间机器周期划分为几个不同的阶段，每个阶

11、段所需的时间称为指令周期 V时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成解析：解析：考查时序系统。指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令 所需的全部时间。指令周期划分为几个不同的阶段，每个阶段所需的时间称为机器周期，又称为CPU的工 作周期或基本周期，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称：勾节拍脉冲 或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时 钟周期组成。多时钟周期CPU设计是指。【浙江大学2

12、004年】（分数：2.00）一条指令一个时钟周期，多条指令因而多条时钟周期一条指令需多个时钟周期才能执行完 VCPU中需多个加法器才能执行完一条指令CPU中设置不同长度的时钟周期解析：解析：考查多时钟周期的CPU设计。多时钟周期的CPU设计是指一条指令需多个时钟周期才能执行 完。同步控制是。【北京理工大学2005年】（分数：2.00）只适用于CPU控制的方式只适用于外部设备控制的方式由统一时序信号控制的方式 V所有指令执行的时间都相同的方式解析：解析：考查同步控制方式。同步控制方式是由统一时序信号控制的方式，可适用于CPU和外部设备 的控制。采用同步控制的目的是。【哈尔滨工程大学2003年】（

13、分数：2.00）提高执行速度简化控制程序 V满足不同操作对时间安排的需要满足不同设备对时间安排的需要解析：解析：考查同步控制方式。同步控制方式采用统一的时钟信号，以最复杂指令的操作时间作为统一 的时间间隔标准。这种控制方式设计简单，容易实现。 在控制单元的异步控制方式中，各种微操作的执行时间分配方案是。【西安交通大学2003年】 （分数：2.00）所有微操作分配相同执行时间各个微操作需要多长时间就分配多长时间 V大多数微操作分配较短的执行时间，某些复杂微操作分配较长的执行时间所有微操作在同一节拍中进行解析：解析：考查异步控制方式。在异步控制方式中，每条指令需要多少节拍，就产生多少节拍：各个微

14、操作需要多长时间就分配多长时间。异步控制方式不仅要区分不同指令对应的微操作序列的长短，而且要 区分其中每个微操作的繁简，每个指令、每个微操作需要多少时间就占用多少时间，这种方式不再有统一 的周期、节拍，各个操作之间采用应答方式衔接。异步控制常用于，作为其主要控制方式。【西安理工大学2001年】（分数：2.00）微程序控制器微型机的CPU控制组合逻辑控制的CPU中断计算机主机访问I/O设备 V解析：解析：考查异步控制方式。CPU内部的操作采用同步方式，CPU与内存和I/O接口设备的操作采用 异步方式。指令译码器进行译码的是。【北京科技大学2004年】（分数：2.00）整条指令指令的操作码字段 V

15、指令的地址指令的操作数字段解析：解析：考查指令译码器。指令译码器对存放在指令寄存器中的指令的操作码部分进行译码，以识别 出具体的指令，并产生相应的控制信号。 在计算机中，存放微指令的控制存储器隶属于。【北京理工大学2004年】（分数：2.00）辅助存储器高速缓存主存储器CPU V解析：解析：考查控制存储器。控制存储器用于存放微程序，在CPU内部，用ROM来实现。 微程序控制器中，控制存储器存放的是。【上海交通大学1997年】（分数：2.00）指令信息数据信息控制信息 V状态信息解析：解析：考查控制存储器的内容。微程序控制器是将机器指令的操作分解为若干个更基本的微操作序 列，并将有关的控制信息，

16、即微命令以微码形式编成微指令输入控制存储器中，这样每条机器指令将与一 段微程序对应，取出微指令就产生微命令，实现机器指令要求的信息传送与加工。可见控制存储器中存放 的是控制信息。总结；指令信息存放在指令寄存器（IR）中，数据信息存放在存储器数据寄存器（MDR）中，状 态信息即程序状态字存放在状态标记寄存器（PSW）中。二、分析题（总题数：5,分数：14.00）比较硬布线控制和微程序控制。【中国科学院1999年】（分数：2.00） 正确答案：（正确答案：控制器有以下两种设计方法：硬布线控制器。它是将指令执行时的各个机器周期的 微操作信号用时序逻辑电路来实现，硬布线控制器速度快，但设计复杂繁琐，适

17、合于RISC结构。微程序控 制器。它是将机器指令根据其执行步骤分成若干条微指令，指令执行时从控制存储器中依次取出这些微指 令，发出指令所需要的全部微操作控制信号，从而完成指令的执行。微操作控制器相对硬布线控制器速度 慢，但设计比较规整，易于实现指令系统修改，适合于CISC结构。微程序控制器的控制功能是在存放微程 序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的；而硬布线控制器则由逻辑门组 合实现。性能在同样的半导体工艺条件下，微程序控制器的速度比硬布线控制器的速度低。因而在超高速 机器中，对影响速度的关键部分，往往采用硬布线逻辑门。）解析：简单叙述在微程序设计的计算机中，微程序

18、控制器的基本工作原理。【复旦大学2001年】 （分数：2.00）正确答案：(正确答案：每条机器指令的执行都可以分为两大步：取指和执行。微程序控制也可分为两段。 在取指阶段，微操作控制器把取指微程序的首地址送入微地址寄存器，到相应的控制存储器中取出一条微 指令送到微指令寄存器，微指令的微操作码字段发出各种微命令，由微地址码指出下条微指令的地址，一 直重复取微指令，执行微指令，直到取出该条机器指令为止。根据取出指令的译码情况，形成该机器指令 执行阶段的微程序首地址并将该地址送微地址寄存器，从控制寄存器中读出相应的微指令送微指令寄存器， 由此产生各种微命令，并由微地址码给出下一条微指令地址，重复取微

19、指令，执行微指令的操作，直到微 程序的微指令执行完毕，又返回下一条机器指令的取指阶段。)解析：某计算机的数据通路结构如图5-1所示，写出实现ADDR1，(R2)的微操作序列(含取指令及确定后继指 n令地址)。【天津大学2001年】 1(分数：2.00) 正确答案：(正确答案：实现ADDR1，(R2)的微操作序列为：实现ADDR1，(R2)的微操作序列为：PCMAR：PC一BUS.BUS一MARM一MDR： READ (PC)+1一PC+1 MDR一IR； MDR一BUS.BUS一IR R1一LA； R1-BUS，BUS-LAR2-MAR； R2-BUS.BUS一MAR M-MDR： READ

20、MDR-LB： MDR一BUS.BUS一LB (LA) + (LB)一MDR； +，移位 器一BUS，BUS一MDR MDR一M： WRITE) 解析：解析：此计算机为单总线结构。设CPU内部结构如图5-2所示，此外还有B、C、D、E、H、L6个寄存器(图中未画出)，它们各自的输入 和输出端都与内部总线相通，并分别受控制信号控制(如Bin寄存器B的输入控制；Bout为寄存器B的输 出控制)，假设ALU的结果直接送入Z寄存器中。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。DDB，C(B) + (C)BSUBAC，H(AC) + (H)AC,(AC) (H)AC(分数：2.00

21、) 正确答案：(正确答案：两条指令的微操作序列如下：ADDB，C指令：(PC)MAR； PCout，MARin，Read(PC)+1一PC： +1 M(MAR)一MDR一IR ； MDRout，IRin B-Y ； Bout，Yin (9(Y) + (C)一z ： Gout，ALUin， + ” (Z)-B ； Zout，Bin suB AC，H 指令： (PC)-MAR ； PCout，MARin，Read (PC)+1-PC :+1 M(MAR)-MDR-IR ；MDRout，IRin AC-Y ；ACout，Yin (Y) 一(H)-z ；Hout，ALuin，一” (z)-AC ；Zo

22、ut，ACin) 解析： 某计算机有如图5-3所示的功能部件，其中M为主存，MBR为主存数据寄存器，MA为主存地址寄存器，IR为指令寄存器，PC为程序计数器(具有自动加1功能)，R0R3为通用寄存器，C、D为暂存寄存器，ALU为算术逻辑单元，移位寄存器可左移、右移、直通传送。【西安电子科技大学2005年】(分数：6.00)算术逻辑单元，移位寄存器可左移、右移、直通传送。【西安电子科技大学2005年】(分数：6.00).将所有的功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。(分数:2.00)正确答案：(正确答案：数据通路如图5-6所示。解析：.写出“ADDR1，(R2

23、) ”指令周期信息流。该指令的含义是将R1中的数与(R2)指示的主存单元中的数相 加，相加的结果直接传送到R1中。(分数：2.00) 正确答案：(正确答案：“ADDR1，(R2) ”指令执行各阶段信息流程如下：取指：(PC)-Bus-MARM(MAR)-MDR (MDR)-Bus-IR (PC)+1-PC 取源操作数：(R2)-Bus-MAR M(MAR)-MDR (MDR)-Bus-C 取目的操作数： (R1)-Bus-D 执行阶段： (C)+(D)-Bus-R1) 解析：.写出“ADD(R1),R2”指令周期信息流。该指令的含义是将(R1)指示的主存单元中的数与R2中的数相 加，相加的结果传送到(R1)中。(分数：2.00) 正确答案：(正确答案：“ADD(R1),R2”指令执行各阶段信息流程如下：取指：(PC)fBusfMARM(MAR)fMDR (MDR)fBusflR (PC)+1PC 取源操作数：(R2)-Bus-C 取目的操作数：(Rl)-Bus-MAR M