组合逻辑电路 (5)课件

1、关于组合逻辑电路 (5)第一张，PPT共一百一十一页，创作于2022年6月第四章 组合逻辑电路内容提要 本章首先介绍组合电路的特点，然后阐述用小规模集成电路（ SSI ）实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（ MSI ）（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。第二张，PPT共一百一十一页，创作于2022年6月4.1 概述4.2 组合逻辑电路分析和设计方法4.3若干常用的组合逻辑电路4.4组合电路的竞争冒险第四章 组合逻辑电路第三张，PPT共一百一十一页，创作于2022年6月逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有

2、关外还与原状态 有关 4.1 概述一、组合逻辑电路的特点第四张，PPT共一百一十一页，创作于2022年6月1.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出真值表并得出结论。电路 结构输入输出之间的逻辑关系一、组合逻辑电路的分析方法4.2 组合逻辑电路分析和设计方法第五张，PPT共一百一十一页，创作于2022年6月Y【例1】分析下图的逻辑功能。 EWB仿真第六张，PPT共一百一十一页，创作于2022年6月真值表相同为“0”不同为“1”异或门=1第七张，PPT共一百一十一页，创作于2022年6月解：由4.2.2图可得其真值表为【例2】分析

3、下图的逻辑功能。 其逻辑功能为半加器奇偶校验电路（器）第八张，PPT共一百一十一页，创作于2022年6月【例3】分析下图的逻辑功能。 第九张，PPT共一百一十一页，创作于2022年6月任务要求最简单的逻辑电路1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。设计步骤：二、组合逻辑电路的设计方法(2) 定义逻辑状态的含义。(3) 列出真值表。 (1) 确定输入变量和输出变量。第十张，PPT共一百一十一页，创作于2022年6月3. 根据器件类型化简。4. 画出逻辑电路图。2. 写出逻辑表达式，以便于化简。第十一张，PPT共一百一十一页，创作于2022年6月【例1】设计三人表决电路（A、B、C）

4、。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。逻辑抽象。 三个按键A、B、C作为输入变量，按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，否则是“0”。2.根据题意列出真值表。第十二张，PPT共一百一十一页，创作于2022年6月A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 真值表00001111m3m5m6m7第十三张，PPT共一百一十一页，创作于2022年6月用卡诺图化简ABC0001111001ABACBC3.画出卡诺图：第十四张，PPT共一百一十一页，创作于

5、2022年6月4.根据逻辑表达式画出逻辑图。第十五张，PPT共一百一十一页，创作于2022年6月若用与非门实现EWB仿真第十六张，PPT共一百一十一页，创作于2022年6月【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制等的由亮到灭或由灭到亮。解：用A、B、C分别表示三个开关，用“0”表示“关”，用“1”表示“开” 、Y 表示灯，用“0”表示“灭”，用“1”表示“亮” 。第十七张，PPT共一百一十一页，创作于2022年6月A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001第十八张，PPT共一百一十一

6、页，创作于2022年6月用卡诺图化简ABC000111100101011010第十九张，PPT共一百一十一页，创作于2022年6月1.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出真值表并得出结论。第二十张，PPT共一百一十一页，创作于2022年6月1. 指定实际问题的逻辑含义，列出真值表。3. 根据器件类型化简。4. 画出逻辑电路图。设计步骤：2. 写出逻辑表达式，以便于化简。第二十一张，PPT共一百一十一页，创作于2022年6月作 业4 .14 .6 （注意约束条件，要求电路 尽量简单）第二十二张，PPT共一百一十一页，创作于202

7、2年6月1 1 0 11 0 0 1+举例：A=1101, B=1001, 计算A+B0110100114.3.4 加法器第二十三张，PPT共一百一十一页，创作于2022年6月加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。第二十四张，PPT共一百一十一页，创作于2022年6月一、1位加法器A B SC 0 0 0 1 1 0 1 1 00010110真值表A-被加数；B-加数；S-本位和；C-进位。半加器：相加过程中，仅考虑被加数、加数。第二

8、十五张，PPT共一百一十一页，创作于2022年6月全加器：A-被加数；B-加数；CI-低位的进位；S-本位和；CO-向高位的进位。 相加过程中，既考虑加数、被加数又考虑低位的进位位。第二十六张，PPT共一百一十一页，创作于2022年6月全加器的真值表第二十七张，PPT共一百一十一页，创作于2022年6月1 1 0 10 0 1 1-举例：A=1101, B=0011, 计算A-B00110010二、1位全减器第二十八张，PPT共一百一十一页，创作于2022年6月全减器的真值表A-被减数；B-减数；BI -低位的借位D-本位差；BO-向高位的借位。第二十九张，PPT共一百一十一页，创作于2022

9、年6月三、多位加法器的应用（1）加法运算；（2）实现码组变换。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C第三十张，PPT共一百一十一页，创作于2022年6月A3A0：一个四位二进制数的输入；B3B0：为另一个二进制数的输入；CI：最低位的进位；CO：最高位的进位；S3S0：各位相加后的和。第三十一张，PPT共一百一十一页，创作于2022年6月【例3】利用4位超前进位加法器74LS283器件组成的电路如图所示，试分析电路所能完成的逻辑功能。第三十二张，PPT共一百一十一页，创作于2022年6月解：写出各输入端的逻辑式第三十三张，PPT共一百一十一页，创

10、作于2022年6月则当Y70时，74LS283(1)：A30, A2D6， A1=D5， A0D4，74LS283(2)：A3D3, A2D2， A1=D1， A0D0， CI=0，做加法后和为 Y7Y0=0D6D0第三十四张，PPT共一百一十一页，创作于2022年6月当Y71时，74LS283(1)：A31, A2D6，A1=D5，A0D4，74LS283(2)：A3D3, A2D2，A1=D1，A0D0 CI=1，做加法后和为 Y7Y0=1D6（D0 +1） 此电路是一个带符号位的二进制求补码电路，Y7为符号位，输入二进制数码为D6D0.第三十五张，PPT共一百一十一页，创作于2022年6

11、月译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。译码器二进制译码器二十进制译码器显示译码器4.3.2 译码器第三十六张，PPT共一百一十一页，创作于2022年6月一、二进制译码器 二进制译码器有n个输入端(即n位二进制码)，2n个输出线。 常见的译码器有24译码器、38译码器和416译码器。3线8线译码器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二进制代码高低电平信号第三十七张，PPT共一百一十一页，创作于2022年6月地址输入端片选输入端输出端，低电平有效第三十八张，PPT共一百一十一页，创作于2022年6月第三十九张，PPT共一百一十一页，创作于2022年6月38

12、译码器-74HC138附加控制端输入端输出端低电平有效第四十张，PPT共一百一十一页，创作于2022年6月1A1A仿真第四十一张，PPT共一百一十一页，创作于2022年6月11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输 出输 入74HC138逻辑功能表第四十二张，PPT共一百一十一页，创作于2022年6月二、译码器的应用1. 地址译码在计算机与外部设备打交道时，常用

13、二进制译码器做地址译码，把地址信号A送到译码器的输入，译码器的输出Y接相应的地址外设的使能端，则对应于地址信号的一组代码、可选中且仅选中一个地址外设。第四十三张，PPT共一百一十一页，创作于2022年6月例：利用译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线第四十四张，PPT共一百一十一页，创作于2022年6月2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）脱离总线数据第四十五张，PPT共一百一十一页，创作于2022年6月2. 级联扩展D3=0（1）片工作，（2）片不工作D3=1（1）片不工作，（2）片工作第四

14、十六张，PPT共一百一十一页，创作于2022年6月2. 级联扩展(2)38译码器（1） S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y138译码器（2） S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Z0Z7Z8Z15D3D2D1D01第四十七张，PPT共一百一十一页，创作于2022年6月Y0Y7Y6Y1D3. 用作多路分配器第四十八张，PPT共一百一十一页，创作于2022年6月第四十九张，PPT共一百一十一页，创作于2022年6月中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模集成电路设计逻辑电路，可以减少连线、提高

15、可靠性。4. 实现组合逻辑函数 任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的最小项，因此，可用3-8译码器方便的实现逻辑函数。第五十张，PPT共一百一十一页，创作于2022年6月【例 1】 试用38译码器实现函数： 第五十一张，PPT共一百一十一页，创作于2022年6月1ABC74HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1第五十二张，PPT共一百一十一页，创作于2022年6月【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。解：用A、B、C分别表示三个开关，用“0”表示“关”，用“1”表示“开

16、” 、Y 表示灯，用“0”表示“灭”，用“1”表示“亮” 。第五十三张，PPT共一百一十一页，创作于2022年6月A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001最小项 m0m1m2m3m4m5m6m7第五十四张，PPT共一百一十一页，创作于2022年6月ABC174HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Y&第五十五张，PPT共一百一十一页，创作于2022年6月【练习1】 试用38译码器和必要的门实现函数： 【练习2】 试用38译码器和必要的门电路 实现1位二进制数的全减器 A-被

17、减数；B-减数；BI -来自低位的借位D-本位差；BO-向高位的借位。第五十六张，PPT共一百一十一页，创作于2022年6月全减器的真值表第五十七张，PPT共一百一十一页，创作于2022年6月【练习】 试用38译码器实现函数： 1ABC74HC138 S1 S2 S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1第五十八张，PPT共一百一十一页，创作于2022年6月总结n-2n 线译码器，包含了n变量所有的最小项。加上必要的门电路，可以组成任何形式的输入变量小于或等于n的组合逻辑函数。 步骤： 1、首先将逻辑函数表示成最小项和的形式。2、将逻辑函数转换成3-8译码器的输出 信号的形式。3、画出电

18、路图，注意译码器的片选端的连接。第五十九张，PPT共一百一十一页，创作于2022年6月小结基本要求：掌握组合电路的设计方法；了解译码器的工作原理；掌握译码器的扩展实现组合逻辑电路的方法；作 业P212 习题 【4.12】第六十张，PPT共一百一十一页，创作于2022年6月三、显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件LED显示器LCD显示器第六十一张，PPT共一百一十一页，创作于2022年6月显示器件：七段LED显示器abcdfge共阳极LED共阴极LED第六十二张，PPT共一百一十一页，创作于2022年

19、6月LED数码管 第六十三张，PPT共一百一十一页，创作于2022年6月LED显示器具有亮度高、响应时间短、使用寿命长、可靠性高等优点。其缺点是工作电流较大。LCD（液晶）显示器最大优点是低功耗，可在低电压下工作。其缺点是亮度低、响应速度慢。第六十四张，PPT共一百一十一页，创作于2022年6月BCD七段显示译码器：二-十进制编码显示译码器显示器件第六十五张，PPT共一百一十一页，创作于2022年6月BCD-七段显示译码器的真值表abcdefg第六十六张，PPT共一百一十一页，创作于2022年6月A0A3 : BCD码输入端；ag : 七段显示码输出端。1147448A3abcdfgVccGN

20、DA1A2A0RBIeLTBI / RBO第六十七张，PPT共一百一十一页，创作于2022年6月1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO: 灯测试端，低电平有效。检查笔 段是否正常发光。LT第六十八张，PPT共一百一十一页，创作于2022年6月1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO: 灭0输入端，低电平有效。RBI第六十九张，PPT共一百一十一页，创作于2022年6月1147448A3abcdfgVccGNDA1A2A0RBIeLTBI / RBO: 灭灯输入 / 灭0输出端，低电平有效。BI / RBO第七

21、十张，PPT共一百一十一页，创作于2022年6月YaYbYcYdYeYfYgA0A1A2A3LTRBOBI/RBI7448abcdefgabcdefg71WKBS201AVccA3A2A1A017448与七段显示器件的连接：为提高显示亮度，可接上拉电阻第七十一张，PPT共一百一十一页，创作于2022年6月0 0 1 0 6 . 8 0 0 0 0 0 0 0 . 6 5 0 2 0 0 3 6 . 8 8 81 0 6 . 80 . 6 5无效0消隐电路设计：(1) 显示结果直观醒目；(2) 降低功耗。第七十二张，PPT共一百一十一页，创作于2022年6月从一组数据中选择一路信号进行传输的电路

22、，称为数据选择器。A0A1D3D2D1D0W地址信号输入信号输出信号数据选择器类似一个多路开关。选择哪一路信号由相应的一组控制信号控制。4.3.3 数据选择器第七十三张，PPT共一百一十一页，创作于2022年6月一、数据选择器的工作原理（74HC153）数据输入端地址输入端控制端输出端S1A1A0Y11XX0000D10001D11010D12011D13第七十四张，PPT共一百一十一页，创作于2022年6月数据输入端地址输入端控制端输出端数据输入端控制端输出端第七十五张，PPT共一百一十一页，创作于2022年6月 作数据选择，以实现多路信号分时传送； 在数据传输时实现并串转换； 产生序列信号

23、（第6章）； 级联扩展； 实现组合逻辑函数。 二、数据选择器的应用A0A1D3D2D1D0W第七十六张，PPT共一百一十一页，创作于2022年6月1. 用74HC153构成八选一数据选择器74HC153为双四选一数据选择器，需一片即可产生八路输入信号；需三位地址线控制八路输入端；用最高位控制芯片的控制端；两个输出端相或产生输出信号。分析：第七十七张，PPT共一百一十一页，创作于2022年6月0 =0D0D3D0D311. 用74LS153构成八选一数据选择器第七十八张，PPT共一百一十一页，创作于2022年6月1. 用74LS153构成八选一数据选择器1=0D4D7D4D70如何用四片74HC

24、153实现十六选一数据选择器？第七十九张，PPT共一百一十一页，创作于2022年6月分析2. 用数据选择器设计逻辑电路 类似三变量函数的表达式！输入 输出 A1 A0 Y 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 四选一选择器功能表第八十张，PPT共一百一十一页，创作于2022年6月例1：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换第八十一张，PPT共一百一十一页，创作于2022年6月BCF接线图D0D1D2D3A0A1Y 74HC153A“1”1第八十二张，PPT共一百一十一页，创作于2022年6月11010110ABC0

25、001111001例1：利用四选一选择器实现如下逻辑函数。填卡诺图确定数据D画出电路D0D1D3D2第八十三张，PPT共一百一十一页，创作于2022年6月【例2】 试用4选1数据选择器实现三变量函数： 分析： 选择地址输入，令A1A0=AB（可任意选择）与四选一选择器输出的逻辑式比较将F与Y对照可得 第八十四张，PPT共一百一十一页，创作于2022年6月 74HC153YA0A1D1D0D3D2SFABC1第八十五张，PPT共一百一十一页，创作于2022年6月【例3】用数据选择器74HC153和必要的门电路 实现全加器。第八十六张，PPT共一百一十一页，创作于2022年6月BCISCOA1EW

26、B仿真第八十七张，PPT共一百一十一页，创作于2022年6月总结用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。设计时采用函数式对照法。地址端作为输入端，数据输入端可以综合为一个输入端。第八十八张，PPT共一百一十一页，创作于2022年6月小结基本要求：了解数据选择器的工作原理；2. 掌握数据选择器的扩展实现组合逻辑电路的方法；作 业P212 习题 【4.16】【4.18】第八十九张，PPT共一百一十一页，创作于2022年6月4.3.1 编码器用文字、符号或数码表示特定对象的过程称为编码。在数字电路中常用二进制代码表示高低电平信号。能实现编码操作的电路就是编码器。

27、编码器普通编码器优先编码器第九十张，PPT共一百一十一页，创作于2022年6月一、三位二进制编码器- 八线 - 三线编码器设八个输入端为I0I7，八种状态，与之对应的输出设为Y0、Y1、Y2，共三位二进制数（设计编码器的过程与设计一般的组合逻辑电路相同）。8线3线编码器I0Y2Y1Y0I1I2I3I4I5I6I7二进制代码高低电平信号第九十一张，PPT共一百一十一页，创作于2022年6月真值表第九十二张，PPT共一百一十一页，创作于2022年6月8-3编码器逻辑图仿真第九十三张，PPT共一百一十一页，创作于2022年6月优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号

28、编码，对级别较低的输入信号不予理睬。如：74HC148即为8线-3线优先编码器。二、优先编码器第九十四张，PPT共一百一十一页，创作于2022年6月74LS148的功能表 注意：I7 的优先级最高第九十五张，PPT共一百一十一页，创作于2022年6月YS - 选通输出端,“电路工作，但无编码输入”时输出低电平。YEX- - 扩展端,“电路工作，而且有编码输入”时输出低电平。注意：输出信号为反码输出第九十六张，PPT共一百一十一页，创作于2022年6月74HC148SI7I6I5I4I3I2I1I0YSY2Y1Y0YEX状态信号输入端代码输出端选通输入端（低电平有效）（低电平有效）选通输出端扩展端第九十七张，PPT共一百一十一页，创作于2022年6月【例】试用74HC148接成16线4线优先编码器，将A0 A1516个低电平输入信号编为00001111 16个4位二进制代码，其中A15的优先权最高， A0的优先权最低。（1）（2）（1）几片？第九十八张，PPT共一百一十一页，创作于2022年6月不可能出现00工作，且有输入01工作，但无输入10不工作11状态将第一片的YS接到第二