集成电路设计基础

1、集成电路设计基础第1页，共51页，2022年，5月20日，1点37分，星期四2表2.1 集成电路制造所应用到的材料分类 10-2210-14 Scm-1SiO2、SiON、Si3N4等绝 缘 体 10-910-2 Scm-1硅、锗、砷化镓、磷化铟等半 导 体105 Scm-1铝、金、钨、铜等导 体 电 导 率 材 料分 类2.1 了解集成电路材料第2页，共51页，2022年，5月20日，1点37分，星期四3半导体材料在集成电路的制造中起着根本性的作用 掺入杂质可改变电导率/热敏效应/光电效应 表2.2 半导体材料的重要物理特性硅，砷化镓和磷化铟是最基本的三种半导体材料第3页，共51页，2022

2、年，5月20日，1点37分，星期四42.1.1 硅 (Si)基于硅的多种工艺技术：双极型晶体管（BJT）结型场效应管（J-FET）P型、N型MOS场效应管双极 CMOS（BiCMOS）价格低廉，占领了90的 IC市场第4页，共51页，2022年，5月20日，1点37分，星期四52.1.2 砷化镓 (GaAs)能工作在超高速超高频，其原因在于这些材料具有更高的载流子迁移率，和近乎半绝缘的电阻率GaAs的优点: fT可达150GHz/可制作发光器件/工作在更高的温度/更好的抗辐射性能GaAs IC 的三种有源器件: MESFET, HEMT 和 HBT 第5页，共51页，2022年，5月20日，1

3、点37分，星期四62.1.3磷化铟 (InP)能工作在超高速超高频三种有源器件: MESFET, HEMT和HBT 广泛应用于光纤通信系统中 覆盖了玻璃光纤的最小色散（1.3um）和最小衰减（1.55um）的两个窗口第6页，共51页，2022年，5月20日，1点37分，星期四72.1.4 绝缘材料SiO2 、SiON和Si3N4是 IC 系统中常用的几种绝缘材料 功能包括： 充当离子注入及热扩散的掩膜器件表面的钝化层 电隔离 第7页，共51页，2022年，5月20日，1点37分，星期四8金属材料有三个功能： 1. 形成器件本身的接触线 2. 形成器件间的互连线 3. 形成焊盘2.1.5 金属材

4、料第8页，共51页，2022年，5月20日，1点37分，星期四9半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成肖特基型接触或欧姆接触如果掺杂浓度较低，金属和半导体结合面形成肖特基型接触，构成肖特基二极管。如果掺杂浓度足够高，以致于隧道效应可以抵消势垒的影响，那么就形成了欧姆接触(双向低欧姆电阻值)。器件互连材料包括金属，合金，多晶硅，金属硅化物第9页，共51页，2022年，5月20日，1点37分，星期四10IC制造用金属材料铝，铬，钛，钼，铊，钨等纯金属和合金薄层在VLSI制造中起着重要作用。这是由于这些金属及合金有着独特的属性。如对Si及绝缘材料有良好的附着力，高导电

5、率，可塑性，容易制造，并容易与外部连线相连。纯金属薄层用于制作与工作区的连线，器件间的互联线，栅及电容、电感、传输线的电极等。第10页，共51页，2022年，5月20日，1点37分，星期四11铝（Al）在Si基VLSI技术中，由于Al几乎可满足金属连接的所有要求，被广泛用于制作欧姆接触及导线。随着器件尺寸的日益减小，金属化区域的宽度也越来越小，故连线电阻越来越高，其RC常数是限制电路速度的重要因素。要减小连线电阻，采用低电阻率的金属或合金是一个值得优先考虑的方法。第11页，共51页，2022年，5月20日，1点37分，星期四12铝合金在纯金属不能满足一些重要的电学参数、达不到可靠度的情况下，I

6、C金属化工艺中采用合金。硅铝、铝铜、铝硅铜等合金已用于减小峰值、增大电子迁移率、增强扩散屏蔽，改进附着特性等。或用于形成特定的肖特基势垒。例如,稍微在Al中多加1wt%的Si即可使Al导线上的缺陷减至最少，而在Al中加入少量Cu，则可使电子迁移率提高101000倍；通过金属之间或与Si的互相掺杂可以增强热稳定性。第12页，共51页，2022年，5月20日，1点37分，星期四13铜(Cu)因为铜的电阻率为1.7 cm,比铝3.1 cm的电阻率低, 今后,以铜代铝将成为半导体技术发展的趋势. IBM公司最早推出铜布线的CMOS工艺, 实现了400MHz Power PC芯片. 0.18m的CMOS

7、工艺中几乎都引入了铜连线工艺.第13页，共51页，2022年，5月20日，1点37分，星期四14金与金合金由于GaAs与III/V器件及IC被应用于对速度与可靠性要求很高的行业，如电脑、通讯、军事、航空等。故对形成金属层所使用的金属有一定的限制。而GaAs、InP衬底的半绝缘性质及化学计量法是挑选金属时的附加考虑因素。由于离子注入技术的最大掺杂浓度为31018cm-3，故不能用金属与高掺杂的半导体（31019cm-3）形成欧姆接触（受到最大掺杂浓度的限制）。这个限制促使人们在GaAs及InP芯片中采用合金（掺杂浓度低）作为接触和连接材料。在制作N型GaAs欧姆接触时采用金与锗(合金)形成的低共

8、熔混合物。所以第一第二层金属必须和金锗欧姆接触相容，因此有许多金合金系统得到应用。第14页，共51页，2022年，5月20日，1点37分，星期四15金与金合金(续)基于金的金属化工艺和半绝缘衬底及多层布线系统的组合有一个优点，即芯片上传输线和电感有更高的Q值。在大部分GaAs IC工艺中有一个标准的工序：即把第一层金属布线与形成肖特基势垒与栅极形成结合起来。（MESFET)第15页，共51页，2022年，5月20日，1点37分，星期四16两层与多层金属布线VLSI至少采用两层金属布线。第一层金属主要用于器件各个极的接触点及器件间的部分连线，这层金属通常较薄，较窄，间距较小。第二层主要用于器件间

9、及器件与焊盘间的互联，并形成传输线。寄生电容大部分由两层金属及其间的隔离层形成。多数VLSI工艺中使用3层以上的金属。最上面一层通常用于供电及形成牢固的接地。其它较高的几层用于提高密度及方便自动化布线。第16页，共51页，2022年，5月20日，1点37分，星期四170.35um CMOS工艺的多层互联线第17页，共51页，2022年，5月20日，1点37分，星期四18IC设计与金属布线多数情况下，IC特别是VLSI版图设计者的基本任务是完成金属布线。因为基本器件其它各层的版图通常已经事先做好，存放在元件库中。门阵列电路中，单元电路内的布线也已经完成。对于电路设计者而言，布线的技巧包含合理使用

10、金属层，减少寄生电容或在可能的情况下合理利用寄生电容等。第18页，共51页，2022年，5月20日，1点37分，星期四192.1.6 多晶硅多晶硅与单晶硅都是硅原子的集合体。多晶硅特性随结晶度与杂质原子而改变。 非掺杂的多晶硅薄层实质上是半绝缘的，电阻率为300 Wcm 。 通过不同杂质的组合，多晶硅的电阻率可被控制在5000.005 Wcm多晶硅被广泛用于电子工业。在MOS及双极器件中，多晶硅用制作栅极、形成源极与漏极（或双极器件的基区与发射区）的欧姆接触、基本连线、薄PN结的扩散源、高值电阻等（例）。第19页，共51页，2022年，5月20日，1点37分，星期四20多晶硅的制造技术多晶硅层

11、可用溅射法，蒸发或CVD法(一种外延生长技术）沉淀。多晶硅可用扩散法、注入法掺杂，也可在沉淀多晶硅的同时通入杂质气体（In-Situ法）来掺杂。扩散法形成的杂质浓度很高（=1021cm-3），故电阻率很小。注入法的杂质浓度为 1020cm-3，电阻率约是它的10倍。而In-Situ法的浓度为1020-1021cm-3。三种掺杂工艺中，后两种由于可在较低的工艺温度下进行而在VLSI工艺中被优先采用。第20页，共51页，2022年，5月20日，1点37分，星期四212.1.7 材料系统材料系统指的是在由一些基本材料，如Si, GaAs或InP制成的衬底上或衬底内，用其它物质再生成一层或几层材料。

12、材料系统与掺杂过的材料之间的区别 : 在掺杂材料中, 掺杂原子很少 在材料系统中,外来原子的比率较高第21页，共51页，2022年，5月20日，1点37分，星期四22半导体材料系统半导体材料系统是指不同质（异质）的几种半导体(GaAs与AlGaAs, InP与InGaAs和Si与SiGe等)组成的层结构。 应用 : 制作异质结双极性晶体管HBT。 制作高电子迁移率晶体管HEMT。 制作高性能的LED及LD。第22页，共51页，2022年，5月20日，1点37分，星期四23半导体/绝缘体材料系统半导体/绝缘体材料系统是半导体与绝缘体相结合的材料系统。其典型代表是绝缘体上硅(SOI: Silico

13、n On Insulator)。注入氧隔离（SIMOX）和晶片粘接两种SOI制造技术（P.21）SOI: 由于在器件的有源层和衬底之间的隔离层厚，电极与衬底之间的寄生电容大大的减少。器件的速度更快，功率更低。第23页，共51页，2022年，5月20日，1点37分，星期四242.1 了解集成电路材料 2.2 半导体基础知识 2.3 PN结与结型二极管2.4 双极型晶体管基本结构与工作原理 2.5 MOS晶体管基本结构与工作原理 第24页，共51页，2022年，5月20日，1点37分，星期四25 2.2.1 半导体的晶体结构固体材料分为两类：晶体和非晶体。从外观看晶体有一定的几何外形，非晶体没有一

14、定的形状。用来制作集成电路的硅、锗等都是晶体，而玻璃、橡胶等都是非晶体。第25页，共51页，2022年，5月20日，1点37分，星期四262.2.2 本征半导体与杂质半导体本征半导体是一种完全纯净的、结构完整的半导体晶体。但是，当半导体的温度升高（例如室温300K）或受到光照等外界因素的影响时，本征激发所产生的自由电子和空穴数目是相同的。在外加电场作用下，电子和空穴的运动方向相反，但由于电子和空穴所带电荷相反，因而形成的电流是相加的，即顺着电场方向形成电子和空穴两种漂移电流。第26页，共51页，2022年，5月20日，1点37分，星期四27杂质半导体根据掺入杂质性质的不同，杂质半导体可以分为N

15、型半导体和P型半导体。第27页，共51页，2022年，5月20日，1点37分，星期四28P型半导体掺入少量的3价元素，如硼、铝或铟，有3个价电子，形成共价键时，缺少1个电子，产生1个空位。空穴为多数载流子，电子为少数载流子。3价杂质的原子很容易接受价电子，称为“受主杂质”。第28页，共51页，2022年，5月20日，1点37分，星期四29N型半导体掺入少量的5价元素，如磷、砷或锑，有5个价电子，形成共价键时，多余1个电子。电子为多数载流子，空穴为少数载流子。在半导体内产生多余的电子，称为“施主杂质”。第29页，共51页，2022年，5月20日，1点37分，星期四302.1 了解集成电路材料 2

16、.2 半导体基础知识 2.3 PN结与结型二极管2.4 双极型晶体管基本结构与工作原理 2.5 MOS晶体管基本结构与工作原理 第30页，共51页，2022年，5月20日，1点37分，星期四312.3.1 PN结的扩散与漂移 由于两种半导体内带电粒子的正、负电荷相等，所以半导体内呈电中性。图2.2 PN结的形成第31页，共51页，2022年，5月20日，1点37分，星期四32图2.3 平衡状态下的PN结 在耗尽区中正负离子形成了一个电场，其方向是从带正电的N区指向带负电的P区的。这个电场一方面阻止扩散运动的继续进行，另一方面，将产生漂移运动，即进入空间电荷区的空穴在内建电场作用下向P区漂移，自

17、由电子向N区漂移。漂移运动和扩散运动方向相反。动态平衡时，扩散电流和漂移电流大小相等、方向相反，流过PN结的总电流为零。 扩散电流漂移电流第32页，共51页，2022年，5月20日，1点37分，星期四332.3.2 PN结型二极管(a)(b) (c)图2.4 PN结二极管原理性结构(a), 符号(b)与I-V特性曲线(c)第33页，共51页，2022年，5月20日，1点37分，星期四342.3.3 肖特基结二极管图2.5 金属与半导体接触金属与掺杂半导体接触形成的肖特基二极管的工作原理 基于GaAs和InP的MESFET和HEMT器件中，其金属栅极与沟道材料之间形成的结就属于肖特基结。因此，它

18、们的等效电路中通常至少包含栅-源和栅-漏两个肖特基结二极管。第34页，共51页，2022年，5月20日，1点37分，星期四352.3.4 欧姆型接触在半导体器件与集成电路制造过程中，半导体元器件引出电极与半导体材料的接触也是一种金属-半导体结。但是我们希望这些结具有双向低欧姆电阻值的导电特性，也就是说，这些结应当是欧姆型接触，或者说，这里不应存在阻挡载流子运动的“结”。工程中，这种欧姆接触通过对接触区半导体的重掺杂来实现。理论根据是：通过对半导体材料重掺杂，使集中于半导体一侧的结（金属中有更大量的自由电子）变得如此之薄，以至于载流子可以容易地利用量子隧穿效应相对自由地传输。第35页，共51页，

19、2022年，5月20日，1点37分，星期四362.1 了解集成电路材料 2.2 半导体基础知识 2.3 PN结与结型二极管2.4 双极型晶体管基本结构与工作原理 2.5 MOS晶体管基本结构与工作原理 第36页，共51页，2022年，5月20日，1点37分，星期四372.4 双极型晶体管基本结构与工作原理由于晶体管有两个PN结，所以它有四种不同的运用状态。（1）发射结正偏，集电结反偏时，为放大工作状态；（2）发射结正偏，集电结也正偏时，为饱和工作状态；（3）发射结反偏，集电结也反偏时，为截止工作状态；（4）发射结反偏，集电结正偏时，为反向工作状态。 双极型晶体管的放大作用就用正向电流放大倍数F

20、来描述,F定义为： F =IC/IB 第37页，共51页，2022年，5月20日，1点37分，星期四38电流放大作用 发射结的注入基区中的输运与复合和集电区的收集 电子电流 双极型晶体管的放大作用就用正向电流放大倍数F来描述,F定义为： F =IC/IB 第38页，共51页，2022年，5月20日，1点37分，星期四392.5 MOS晶体管的基本结构与工作原理图2.8MOS管的物理结构与电路符号欧姆接触第39页，共51页，2022年，5月20日，1点37分，星期四40工作原理：如果没有任何外加偏置电压，这时，从漏到源是两个背对背的二极管。它们之间所能流过的电流就是二极管的反向漏电流。在栅电极下

21、没有导电沟道形成。如果把源漏和衬底接地，在栅上加一足够高的正电压，从静电学的观点看，这一正的栅电压将要排斥栅下的P型衬底中的可动的空穴电荷而吸引电子。电子在表面聚集到一定浓度时，栅下的P型层将变成N型层，即呈现反型。N反型层与源漏两端的N型扩散层连通，就形成以电子为载流子的导电沟道。 第40页，共51页，2022年，5月20日，1点37分，星期四41引起沟道区产生强表面反型的最小栅电压，称为阈值电压VT。往往用离子注入技术改变沟道区的掺杂浓度，从而改变阈值电压。阈值电压 VT第41页，共51页，2022年，5月20日，1点37分，星期四42改变阈值电压 对NMOS晶体管而言，注入P型杂质，将使

22、阈值电压增加。反之，注入N型杂质将使阈值电压降低。如果注入剂量足够大，可使器件沟道区反型变成N型的。这时，要在栅上加负电压，才能减少沟道中电子浓度，或消除沟道，使器件截止。在这种情况下，阈值电压变成负的电压，称其为夹断电压。 第42页，共51页，2022年，5月20日，1点37分，星期四43根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件。对于N沟MOS器件而言，将阈值电压VT0的器件称为增强型器件，阈值电压VT0的器件，称为耗尽型器件。 在CMOS电路里，全部采用增强型的NMOS和PMOS。第43页，共51页，2022年，5月20日，1点37分，星期四44图2.9(a) VgsVT, Vds=0V(b) VgsVT, VdsVT, VdsVgs-VT沟道不再伸展到漏极，处于夹断状态，夹断处的电压降保持在VdsVgs-VT 。一、三个区域第44页，共51页，2022年，5月20日，1点37分，星期四4