五章IO接口与总线课件

1、第五章 I/O接口与总线5.1 I/O接口概述5.2 I/O端口的编址方式5.3 I/O同步控制方式5.4 有关总线的基本概念5.5 总线操作控制5.6 80486的基本总线操作时序5.7 80X86系列微机系统的标准总线15.1 I/O接口概述I/O设备与I/O接口接口分类接口的基本功能与基本结构5.1.1 I/O设备与I/O接口 通过硬件、软件结合，把I/O设备与CPU连接起来，以实现两者间正确通信的技术。（为什么？）（为什么？）I/O设备是微机系统必不可少的组成部分I/O接口技术 任何I/O设备都必须通过I/O接口与CPU相连35.1.2 接口分类 按微机系统中接口所连外设的形式和功能的

2、不同，通常可分为四种：微处理器MPU只读存储器ROMABDBCB电源随机存储器RAM传感器软磁盘驱动器控制台及显示终端蒸汽调节阀打印机用户交互接口内务操作接口OOI控制接口CI传感接口SI下节41.用户交互接口(UII) 这类接口是指微机接收来自用户的信息(数据或命令)或向用户发送信息所需要的接口电路。这类接口是任何应用系统不可缺少的。 其主要任务是完成信息表示方法的转换和数据传输速率的转换。5.1.2 接口分类back52.内务操作接口(OOI) 这类接口是使微处理器能发挥最基本的处理和控制功能所必需的接口电路。 主要包括三大总线的驱动器、接收器或收发器，以及时钟电路、内存储器的接口等。5.

3、1.2 接口分类back63.传感接口(SI) 这类接口是微型计算机检测和控制系统中必用的接口，有时也称模拟输入接口。 其主要任务是监视、感受外界被检测或控制对象的变化，将这种变化转换成电压或电流的形式，再进一步转换成微机所能接受的数字量。5.1.2 接口分类back74.控制接口(CI) 这类接口是微机控制系统所必用的，有时也叫模拟输出接口。 其主要任务是解决信号的功率放大和数模转换两个问题。5.1.2 接口分类back85.1.3 接口的基本功能与基本结构总之，就是完成三大总线的转换和连接任务。1.接口的基本功能作为微型机与外设传递数据的缓冲站；正确寻址与微机交换数据的外设；提供微型机与外

4、设间交换数据所需的控 制逻辑和状态信号。9I/O接口示意图：注意：通常所谓的I/O操作，是指I/O端口操作，而不是指I/O 设备操作，即CPU访问的是与外设相连的I/O端口，而不 是笼统的I/O设备。MPUABDBCB接 I/O端口1 I /O端口2口 I/O端口3数据状态控制I/O设备5.1.3 接口的基本功能与基本结构102. 接口的基本结构外设内部控制逻辑系统数据总线数据总线缓冲器系统地址总线MPU地址总线缓冲与译码中断请求控制寄存器输出缓冲寄存器状态寄存器输入缓冲寄存器联络控制逻辑I/O数据总线准备好选通联络线控制总线5.1.3 接口的基本功能与基本结构下节111)数据缓冲寄存器注意：

5、输入缓存器的输出接在数据总线上，因此它 必须有三态输出功能。 输入缓存器-将外设送来的数据暂时存放，以便处理器 将它取走。 输出缓存器-用来暂时存放处理器送往外设的数据。 数据缓存器在高速工作的MPU与慢速工作的 外设之间起协调、缓冲作用，实现数据传送 的同步。又分为两种：5.1.3 接口的基本功能与基本结构back122)控制寄存器 用于存放处理器发来的控制命令和其它信息，以确定接口电路的工作方式和功能。 控制寄存器是写寄存器，其内容一般只能由处理器写入，而不能读出。5.1.3 接口的基本功能与基本结构back13 用于保存外设现行各种状态信息，其内容可被处理器读出。 当CPU以程序查询方式

6、同外设交换数据时，状态寄存器必不可少。3)状态寄存器 数据缓冲寄存器、控制寄存器、状态寄存器是接口电路中的核心部分。通常所说的接口，大都指这些寄存器，它们即为前面所说的I/O端口。5.1.3 接口的基本功能与基本结构back145)地址总线缓冲与译码 用于地址总线缓冲和正确选择接口电路内部各端口寄存器的地址。4)数据总线缓冲器 用于实现接口芯片内部数据总线和外部处理器数据总线的连接。5.1.3 接口的基本功能与基本结构back156)内部控制逻辑 用于产生一些接口电路内部的控制信号，实现系统控制总线与内部控制信号之间的变换。7)对外联络控制逻辑 用于产生/接收接口同MPU和外设之间交换数据的

7、外部同步信号。5.1.3 接口的基本功能与基本结构back165.2 I/O端口的编址方式存储器映象方式隔离I/O方式80486的I/O端口编址方式5.2.1 存储器映象方式 1.特点： 将I/O端口与存储器单元同等看待，一起编址。所以也叫统一编址方式。 实现方法：在存储器地址空 间中，预先指定一部分作 为I/O地址空间，然后给每 个I/O端口分配一个地址。读/写 16 AB64K存储空间存储器I/O端口控制控制逻辑MPU8 DBRDWR182)为识别一个端口，必须对全部地址线译码，增加 了地址译码电路的复杂性，并使外设寻址时间增长。1)占用了部分存储空间，使可用内存空间减少。3.缺点：2)I

8、/O端口数目几乎不受限（只受存储器容量限制）； 2.优点：1）I/O操作与存储器操作完全相同，无需使用专用I/O指令。3)使微机系统的读写控制逻辑简单。5.2.1 存储器映象方式195.2.2 隔离I/O方式1.特点： 将I/O端口和存储器分开编址，互相“隔离”。端口控制逻辑存储器(64KB)MPUMEMRMEMWIORIOWR/W控制(256个)I/O20 采用这种编址方式，MPU访问I/O端口必须采用专用I/O指令。故也叫专用I/O方式。 由于系统需要的I/O端口寄存器一般比存储器单元要少得多，故选择I/O端口只需用810根地址线即可。 在隔离编址方式中，MPU对I/O端口和存储单元的不同

9、寻址是通过不同的读写控制信号IOR/IOW和MEMR/MEMW来实现的。5.2.2 隔离I/O方式213)要求MPU必须提供存储器和I/O两组读写控制信号， 增加了控制逻辑的复杂性。2)专用I/O指令只能在规定的内部寄存器和I/O端口间 交换信息，处理能力和灵活性不及存储器映象式强；1)专用I/O指令类型少，远不如存储器访问指令丰 富，使程序设计的灵活性较差； 3. 缺点：3)使用专用I/O指令和存储器访问指令有明显区 别，可使编制的程序清晰易懂，便于检查。2)I/O地址译码较简单，I/O寻址速度较快；1)存储器全部地址空间都不受I/O寻址影响；2. 优点：5.2.2 隔离I/O方式225.2

10、.3 80486的I/O端口编址方式80486对存储器映象I/O编址方式和隔离I/O编址方式都提供了支持。 实际中一般使用隔离编址的I/O空间，而将存储器映象编址的I/O空间作为补充。 I/O地址空间 I/O指令I/O保护与隔离I/O编址方式有关的几个问题：231. I/O地址空间 实际的80X86系统中只用A9A0这十根地址线对I/O寻址，即只使用了1K字节的I/O空间。 对这1K字节的I/O地址空间大都按AT系统的技术标准作了分配。 80386/80486的I/O地址空间，由216(64K)个可独立寻址的8位端口组成。 任意两个相邻的8位端口可构成一个16位端口；4个相邻的8位端口可构成一

11、个32位端口。 5.2.3 80486的I/O端口编址方式（16、32位端口的对准、不对准问题）24 为了保证DMA控制器访问存储器时，不会同时选通I/O空间 中相同地址的端口，一般在I/O端口地址译码电路中还要加 一个限定信号“AEN”，使得DMAC访问时，AEN=1，禁止I/O 端口译码。关于80486I/O编址方式的两点说明：5.2.3 80486的I/O端口编址方式 10根I/O地址线并非专设的，而是借用存储器寻址的低10 位地址线A9A0。为了与存储器的访问相区别，就要在I/O 端口地址译码电路上加限定信号IOR或IOW，这两个信号是在执行IN指令或OUT指令时自动产生的。25DX间

12、接寻址端口的I/O指令： IN AL, DX 和 OUT DX, AL AX, DX DX, AX EAX, DX DX, EAX；port为8位立即数， 故最多可直接寻址 256个I/O端口。；DX为16位，故可间接 寻址64K个I/O端口。2.I/O指令 1)单项数据I/O指令(IN，OUT)分为两种：立即数直接寻址端口的I/O指令： IN AL , port 和 OUT port , AL AX , port port , AX EAX , port port , EAX 5.2.3 80486的I/O端口编址方式262)串数据I/O指令(INS,OUTS)这类I/O指令有以下几个特点：

13、 通常与REP前缀连用，这时隐含CX作为重复次数计数器 隐含DX作为端口间接寻址寄存器 隐含DS:ESI作为OUTS指令的源操作数 隐含ES:EDI作为INS指令的目的操作数 隐含DF对ESI或EDI中的内存地址偏移值进行增/减控制5.2.3 80486的I/O端口编址方式273.I/O保护用EFLAGS中的IOPL字段控制使用I/O指令访问I/O地址空间的权限。（ 操作系统可以为每个任务指定一个I/O特权级，存放在各任务的标志寄存器副本的IOPL字段中，与I/O操作有关的指令只有在其当前特权级高于指定的I/O特权级时才允许执行。）2) 用任务状态段的“I/O允许位映象”控制对I/O地址空间中

14、各具体端口的访问权限。（80486为每个任务在内存中建立一个任务状态段(TSS)，其中在TSS高地址端专门有一个I/O允许位映象区。映象区中每一位都与I/O空间中的一个字节端口地址 相对应，位值为1，表示对应的端口字节不允许访问；位值 为0，则允许访问。）80486为I/O操作提供了两种保护机制：5.2.3 80486的I/O端口编址方式28 基于上述两种I/O保护机制，I/O访问保护过程： （1）CPU先检查是否满足CPLIOPL，如满足，则可访问；如不满足，再 （2）对相应于要访问端口的所有映象位进行测试。若都为0，则允许访问；若有任一位为1，则发出一般保护异常信号，拒绝访问。 （例如双字

15、操作，要测试相邻的4位。）5.2.3 80486的I/O端口编址方式 这是保护虚地址方式下的I/O保护机理。 在虚拟8086方式下，处理器不考虑IOPL，只检查I/O允许位映象。295.3 I/O同步控制方式 MPU与I/O外设间的数据传送示意图 为什么要进行I/O同步控制？ 目的是要实现MPU与I/O设备之间操作的同步，以实现两者之间正确有效的数据传送。30程序查询式中断驱动式直接存储器存取式专用I/O处理器式 还有一种最简单的无条件传送方式-延时等待式。它是一种无需控制的I/O操作方式，只有在外部控制过程的各种动作时间是固定、且已知的条件下才能使用，故不把它作为一种I/O控制方式来介绍。I

16、/O同步控制方式通常有四种：5.3 I/O同步控制方式311.程序查询式控制2）硬件接口结构1）特点：I/O操作总是由MPU通过程序查询外设 的状态来启动，即总是MPU主动，I/O被动。5.3 I/O同步控制方式输入状态信息数据就绪？输入数据状态位复位(b)工作流程N输入设备锁存器选通DQ三态缓冲器(8位)三态缓冲器(1位)&地址译码数据+5V准备就绪触发器PdDiDBABMPUIORREADY(状态信息)Ps(a)硬件结构&R 输入接口32 输出接口输入状态信息忙否？输出数据状态位复位YN(b)工作流程输出设备数据数据锁存器地址译码三态缓冲器(1位)&PdPsDBIOWMPU(a)硬件结构忙

17、触发器Q DRACK状态信息+5VBUSDiABIOR除数据端口外，必须有状态端口状态端口和输入数据端口必须有三态输出功能说明：5.3 I/O同步控制方式33 在MPU使用效率与响应实时性间有矛盾;软件开销大。4) 缺点： 它是一种天然的同步控制机构，由于总是MPU主动，所有I/O传送都与程序的执行严格同步，故能很好地协调MPU与外设之间的工作，数据传送可靠。3) 优点：接口简单，硬件电路不多，查询程序也不复杂。5.3 I/O同步控制方式342.中断驱动式控制1)特点：每次I/O操作都是由I/O设备向MPU发中 断请求而启动的，即I/O主动，MPU被动。具有中断控制方式的输入接口电路示意图2)

18、接口电路结构输入设备状态信号数据锁存器中断请求触发器三态缓存器系统数据总线数据RDYD+5VQ&1地址译码MPUIORDBABINTCP5.3 I/O同步控制方式353) 优缺点：I/O设备较多时，硬件复杂，需以一系列中断逻辑 电路作为支持；因为中断方式本身是一种异步控制机构，中断请求 信号的出现完全是随机的，故软件开发和调试比程 序查询式复杂、困难。缺点： 鉴于上述原因，如不是实时性要求很高、非使用中断驱动式控制不可的地方，还是尽量用程序查询式控制为好，或者把两种控制方式结合起来。优点：能较好地解决CPU效率与I/O响应实时性间的矛盾。5.3 I/O同步控制方式36I/O端口都必须通过MPU

19、中的A累加器才能和存储器交换信息。 每次I/O操作无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由MPU软件（I/O指令）控制完成的。前两种方式共性：5.3 I/O同步控制方式其结果，必然使数据传输速度受到很大限制。373.直接存储器存取式控制(DMA控制)进入DMA工作状态后， I/O设备和存储器间的数据交 换完全是在硬件控制下完成，无需MPU介入。1) 特点：I/O 端口直接与存储器交换信息，无需经过A累加器。 这与前两种方式有本质不同。 因此速度可大大提高。5.3 I/O同步控制方式382) 硬件接口-DMAC DMA方式使用一种称之为DMA控制器(DMAC)的专用硬

20、件接口芯片来完成I/O与存储器之间的高速数据传送控制的。 DMAC具有通过三大总线独立访问存储器与I/O端口的能力。于是DMAC与MPU通常要共享系统中的三总线。5.3 I/O同步控制方式39DMAC通常有三种从MPU接管总线的方式：窃取MPU空闲时间 利用MPU在指令周期的某些时间段 不使用总线的间隙插入DMA操作使MPU暂时放弃总线控制权 微机系统中普遍采用的方法暂停MPU时钟脉冲 强迫MPU立即停止工作40 第一种方式下DMA操作过程示意:地址总线数据线(a)DMA请求阶段存储器外部设备MPUDMACHOLDDMAREQ(c)传送结束阶段存储器外部设备MPUDMACINT计数到(b)DM

21、A响应和传数阶段MPUDMACHLDA存储器外部设备DMAACKIOR/IOWMEMW/MEMR5.3 I/O同步控制方式41DMAC的典型结构:系统AB,DBIOR/IOWMEMR/MEMWBUSRQBUSAKINT级联线总线控制逻辑内 总 线优先权 编码 与 总线 判决器通道1地址寄存器字节寄存器控制寄存器状态寄存器通道2通道3数据链接寄存器DMARQ1DACK1DMARQ2DACK2DMARQ3DACK3总线接口5.3 I/O同步控制方式下节42DMAC各组成部分的基本功能：1)地址寄存器包括源地址和目的地址的寄存器，用于数 据块传送时寻址。地址寄存器具有自动修改地址的能力。DMA操作之

22、前： 在CPU控制下将源地址和目的地址 分别装入 DMAC的源地址和目的地 址寄存器。进入DMA操作后：由这些地址寄存器提供源地址和 目的地址，并在传送数据的同时， 由硬件自动修改地址寄存器的值。5.3 I/O同步控制方式back432)字节计数器 用于控制传送数据块的长度3)控制/状态寄存器 控制寄存器用于选择DMA的操作类型、工 作方式、传送方式和有关参数。状态寄存器用于寄存DMA传送前后的状态。 这种选择通过CPU在DMA操作之前向控制寄 存器写入相应的控制字来实现。5.3 I/O同步控制方式这些状态供CPU在DMA操作完成后读取。back444)总线接口和总线控制逻辑 主要用途：DMA

23、传送之前：接受来自CPU的控制字和根据外部/内 部DMA请求向CPU转发总线请求DMA操作期间：进行定时和发出读写控制信号DMA操作结束后：向CPU发出中断申请和状态信息5.3 I/O同步控制方式back455)优先权编码与总线仲裁器用于解决DMAC内部多通道间的总线访问冲突。（对单通道芯片，不需要） 同种芯片各个通道中的结构和寄存器数目不完全相同，但一般都有地址寄存器、字节计数器、控制、状态寄存器等几个基本功能逻辑单元。6)数据链接寄存器 用于提供数据块传送的“链接”手段，实现数据自动链接再启动，达到大块数据连续传送的目的。 它一般包括地址寄存器、字节计数器、控制寄存器等单元，外加一个通道寄

24、存器(当存在多通道时)。5.3 I/O同步控制方式back46DMAC同步控制方式的优缺点：优点：I/O响应时间短数据传送速率高CPU额外开销小硬件复杂，成本较高缺点：5.3 I/O同步控制方式474.专用I/O处理器式控制 对于有大量I/O设备的微机系统，前述三种I/O同步控制方式都难以满足需要，这时常采用专用I/O处理器控制方式。1) 特点： 专门设置一个I/O处理器来完成与I/O设备有关的操作，负责控制与I/O设备之间的数据交换和必要的I/O数据处理(或预处理)。5.3 I/O同步控制方式482) 常用结构查询式MPU1中央处理器MPU2专用I/O处理器查询式查询式低速I/O高速I/O(

25、b)专用I/O处理器控制方式系统总线CPUIOPI/O1I/O2I/On(a)主存储器5.3 I/O同步控制方式495.4 有关总线的基本概念总线和总线操作总线分组及功能总线周期与指令周期、 时钟周期的关系总线时序总线 在收、发模块/设备间传送信息的一组 公用信号线。 总线的特点在于其公用性，即它同时挂接多个模块或设备。总线操作 在主控器（如CPU、DMAC等）控制下通过各级总线进行的信息传送（数据读写）操作。 微机系统中的各种操作大都是总线操作。5.4 有关总线的基本概念5.4.1 总线和总线操作51 同一时刻，一套总线上只能允许在一个主控模块或设备控制下进行信息传送。 当有多个主控模块/设

26、备都要求使用总线传输信息时，一方面要分时占用，另一方面则要进行总线仲裁。5.4.1 总线和总线操作总线操作周期 完成一次总线操作所需的时间。 总线操作是按总线周期一个节拍一个节拍进行的。52 总线请求与获准寻址传数结束（撤出总线）总线操作四阶段总线操作四阶段及控制 为了确保这4个阶段正确推进，必须施加总线操作控制。总线握手总线仲裁5.4.1 总线和总线操作53用于把数据送入或送出MPU，为双向总线。 用于指定数据送往或来自何处，为MPU发出的单向总线。 读写控制线数据传输握手线总线判决线中断控制线DMA控制线因MPU型号的不同而不同，正是CB的不同特性决定了各种MPU不同的接口特点。控制总线C

27、B：地址总线AB：数据总线DB：5.4.2 总线分组及功能5.4.2 总线分组及功能545.4.3 总线周期与指令周期、时钟周期的关系 三种周期关系： 时钟周期 总线周期 指令周期时钟周期计算机定时工作的最小时间单位，主 频的倒数。通常称之为一个T状态。总线周期主控器对存储器或I/O端口完成一次读/写 操作所需的时间 ，是微机中完成一步完 整操作的最小时间单位。 也叫机器周期。指令周期一条指令从取指开始至执行完毕所需的时间。三种周期内涵555.4.4 总线时序 指与完成总线操作有关的地址线、数据线、读写控制线和时钟线等总线信号相互之间的定时关系。 一般用时序图(波形图)表示。 了解CPU总线的

28、操作时序对于理解和掌握指令的执行过程十分必要，对于自行设计和开发微机应用系统更是必不可少的。 （因为任何硬件的设计不仅要保证逻辑功能的正确，还必须保证各总线信号之间时序上是相配的，保证定时关系完全正确，否则它们仍将不能正常工作。）5.4.4 总线时序565.5 总线操作控制总线仲裁总线握手5.5.1 总线仲裁 在多个总线控制器同时提出总线请求时，以一定的优先算法确定哪个应获得对总线的控制权。如果没有总线仲裁，很容易产生总线冲突。 总线冲突概念5.5.1 总线仲裁 目的是确保任何时刻总线上最多只有一个主控器控制总线，而决不出现多个主控器同时占用总线的现象。所以换句话说，总线仲裁的目的也就是要防止

29、总线冲突。58常见的总线仲裁协定： 菊花链仲裁(串行仲裁) 并行仲裁 并串行二维仲裁5.5.1 总线仲裁下节59 这种仲裁法又有二线菊花链、三线菊花链、四线菊花链之分。实际中以三线菊花链应用最广。1)三线菊花链仲裁原理总线总线仲裁 器BGBGIN1BRBBC1BGOUT1BGIN2C2CnBGOUT2BGINnBCLK(总线时钟)5.5.1 总线仲裁1.菊花链仲裁(串行仲裁)602) 仲裁定时图三线菊花链仲裁协定典型定时图5.5.1 总线仲裁back613) 总线时钟线(BCLK)的作用：控制总线操作速度限制了链路上允许串入的Ci个数N：N TBCLKtTBCLK 为总线时钟周期t 为每个主控

30、模块Ci的平均传输延时5.5.1 总线仲裁back624) 菊花链仲裁的优缺点简单。无论多少个主控器，均只需3根控制线。易于扩充。增加主控设备时，只需挂到总线上 即可。优点：链路上任一环节发生故障，将阻止其后面的设 备获得总线控制权。链路连好后，优先级结构不能改变，容易出现 饱饿不均。响应速度较慢，系统中能容纳的主控设备数受 时钟频率限制缺点：5.5.1 总线仲裁back63针对上述缺点，出现了改进型-循环菊花链判优：突出优点：优先权随每个周期动态改变， 各Ci地位平等，机会均等。5.5.1 总线仲裁back局部总线仲裁器循环菊花链仲裁示意图LBA1LBA2LBAn总线C1C2CnBGBRBB

31、BCLKBG642. 并行仲裁(独立请求仲裁)1)特点： 每个Ci均有自己独立的BR、BG线与总线仲裁器相连。5.5.1 总线仲裁back总线仲裁器总线BR1BG1BR2BG2BRnBGnBBBCLKC1C2Cn652) 仲裁原理 仲裁器直接识别各Ci请求，仲裁后直接向选中的Ci发BGi；Ci撤消BRi，升起BBi，使BB有效；Ci用完后，撤消BBi，仲裁器撤消BGi，为下次仲裁作准备。3) 仲裁器仲裁算法5.5.1 总线仲裁back固定优先级算法循环优先级算法软硬件均可实现，但多用硬件实现664) 优缺点优点：响应速度快，适于实时性要求高的多处理机系统使用； 主控器故障只影响自己，不影响全局

32、。缺点：控制线多，逻辑复杂，故主控器较多时不适用； 仲裁器设计好后，不易扩充。673. 并串行二维仲裁总线仲裁器BR1BG1BR2BG2INOUTINC1C2C3C4去下一台设备去下一台设备OUTOUTININOUTBCLKBB5.5.1 总线仲裁back1） 特点 将所有主控器分成若干组，组内串行，组间并行。682）优点 兼具有串行法和并行法的优越性，既有较好的灵活性、可扩展性，又可容纳较多的设备而不使结构过于复杂，还有较快的响应速度。 5.5.1 总线仲裁695.5.2 总线握手 旨在解决主模块取得总线控制权后，如何控制每个总线操作周期中数据传送的开始和结束，以实现主从模块间可靠的寻址和数

33、据传输问题。 常见的总线握手方法：同步总线协定异步总线协定半同步总线协定周期分裂式总线协定下节5.5.2 总线握手705.5.2 总线握手1. 同步总线协定-最简单、最易实现的一种总线握手技术1) 特点 总线系统中只用一个时钟信号源作为同步控制源，其前、后沿分别指明一个总线操作周期的开始和结束，主、从模块都受它统一控制。2) 信号定时关系 back71同步总线的信号定时关系同步总线的操作周期应为：TbusTsetup+Thold+Taccess5.5.2 总线握手back 地址、数据信号和一些读写命令信号相对于CP信号的前沿和后沿分别要有一定的建立时间和保持时间。723)优缺点为解决这一矛盾，

34、较好的办法是采用总线异步握手技术。简单、易实现;速度快，适于高速运行需要。（完成一次总线操作只需一个来回行程(读) 或一个单程(写)。）优点：适应性较差。缺点：5.5.2 总线握手back（时钟频率只能按最慢的模块要求来确定，所有快速设备都只能迁就最低速设备来运行；而一旦设计好后，总线上不能再接更低速的设备。）732. 异步总线协定常用的是全互锁异步协定。1) 特点： 主控器和受控器采用一问一答的方式工作。因此要求主、受控器分别要发出至少一个控制信号，通过两者互为因果的交替变化、一问一答来保证可靠传输。5.5.2 总线握手back742) 信号定时图5.5.2 总线握手back753) 优缺点

35、适应性好，多种速度的设备都能在系统 中协调工作，且以各自的最佳速度运行。数据传输高度可靠优点：每次总线操作要经2个来回行程，传输 延迟是同步协定的2倍。5.5.2 总线握手back缺点：763. 半同步总线协定 -综合同步、异步协定两者的优点而产生的 一种混合式总线握手协定。 1） 典型的半同步总线定时图5.5.2 总线握手back77 2） 特点 从宏观上看与异步协定十分相似，靠“时钟”和“等待”这两个一主一从信号的互锁来控制总线周期的长短；但从微观上看，又是按同步总线的方式工作，真正的总线操作过程只在时钟脉冲一个信号控制下完成。 3） 优点 兼具有同步总线的速度和异步总线的可靠性、适应性：

36、 对于快速设备就像同步总线一样，只由时钟信号单独控制，用一个来回行程即可实现主、从模块之间的成功握手；而对于慢速设备，又像异步总线一样，利用WAIT控制信号可方便地改变总线的周期。5.5.2 总线握手back784. 周期分裂式总线协定是从提高总线利用率出发提出的。前三种协定的共同特点是： 在整个总线读/写周期中，总线一直被发出读/写命令的主控器所控制、占用。 5.5.2 总线握手back 这部分时间的浪费在速度要求很高的多微机系统中是相当可惜的，为此，提出了周期分裂式协定。 而实际上，并非整个操作周期中都要使用总线，进行基本操作中的某些步骤时，总线处于空闲状态。791)基本思想： 将读周期分

37、成两个独立的传输子周期，两者间的空闲时间将总线让给其它主控器。2)总线定时图(读周期）5.5.2 总线握手back803)特点每个子周期实质上就是一个单方向信息流的写周期。1个写周期=1个MS的传输子周期1个读周期=2个分裂的写周期1个MS1个SM5.5.2 总线握手back814) 优缺点 所以，这种协定在普通微机中很少用，一般只用在具有多处理器结构的一些高性能小型机和高档微机中。 既能适应慢速设备又能保持快速同步协定的 优点； 在系统总线上有多个主控模块的情况下，可 基本消除总线的空闲等待时间，大大提高总 线利用率，增强系统整体性能。优点： 上述优点是以增加主控和受控模块的逻辑复 杂性为代

38、价的； 每个子周期中传输的信息量比通常情况下有 所增加，故对单个主控器或单个总线操作周 期来说，不仅不能加速，反而可能减速。缺点：5.5.2 总线握手back825.6 80486的基本总线操作时序 80486支持多种多样的总线传送，以满足高性能系统的需要。总线传输的多样性决定了总线操作时序的多样性、复杂性。 但无论哪种总线传输，均采用半同步握手协定来控制其传送操作的进行。80486半同步握手式总线操作时序有两种基本形式： 非突发单周期总线传送 突发周期总线传送835.6 80486的基本总线操作时序1. 非突发单周期总线传送 80486支持的最快非突发单周期含有2个时钟周期，读写都一样，故称

39、之为22周期。842. 突发周期总线传送 80486系统中，许多传送操作均需要多个总线周期才能完成。当外部系统每个周期只能传送8位或16位数据时，执行16位/32位或32位操作指令时也可能引起多周期总线传递。 突发周期总线传送是实现多周期传送最快的一种传送方法。在突发周期中，每个时钟都将新的数据项(字节、字或双字)选通到80486片内。最快的突发周期传送对第一个数据项需2个时钟，以后则每个时钟一个数据项。5.6 80486的基本总线操作时序85突发周期总线传送时序5.6 80486的基本总线操作时序865.7 80X86系列微机系统的标准总线总线按其在系统中的位置及功能不同，一般可分为三级：芯片级总线：利用它把芯片连成模块模块级总线：利用它把主板和主板上各模块连成微机系统级总线：利用它把多台微机或设备连成微机系统 从微机应用角度看，最关心的是模块级和系统级总线。I/O接口总线属模块级总线。目前应用最广的PC系列机的I/O总线有局部总线和系统总线两种。875.7 80X86系列微机系统的标准总线 为了适