整点报时电路

1、整点报时电路课程设计1-设计目的 设计一种多功能数字钟，该数字钟具有自动报整点时数的电路。设计功能要求：自动报整点时数；电路设计3.1设计方案根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图1 所示。主体电路扩展电路图1由图1可知，电路的工作原理是：振荡器产生的高脉冲信号作为数字钟的振源， 再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计 满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。计数器 的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路 必须在主体电路正常运行的情况下才能实现其功能。3.2单元电路

2、的设计电路主要由振荡电路、计数电路、显示电路、校时电路以及整点报时电路五大 部分组成。下面将对各部分电路进行设计。振荡电路由振荡器和分频器产生1Hz时钟脉冲和扩展部分所需的频率，下面对 振荡器和分频器两部分进行介绍。（1）振荡器数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定 度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计 时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出 的幅度范围为0v5v的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器 是弛豫振荡器，它通过一个RC网络将反相器的输出反馈回来并存在一定的工作延迟 时

3、间。基本的电路如图2所示。在上述电路中，RI-C网络由第一个反相器驱动，具有RC特性曲线的响应信号 被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压 的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定 的延迟时间再次通过RIC反馈回来，直到电容电压再次达到门限电压为止。用施密特触发器输入器件（如74HC04），但是由于电容的参考电压在每个临界 点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态 改变时，电容的充电电压会超过5V。从这一点来说，输出电压会改变电容的充电电 压，直到电容两端的电压变为74HC04的门限电压（2.5V

4、）为止。振荡器输出状态的 改变发生在电容上的电压达到2.5V时。弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐在 任何有精度要求的实际应用电路采用它。如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟 的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电 器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振 动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定 的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最 大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此

5、将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构 成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除 了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可 利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反 比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高Q值谐振回路元件接入 反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图3所示。 该电路能产生1MHz的方波脉冲振荡信号。图3（2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部 分所需的频率。在此电路

6、中，分频器的功能主要有两个：一是产生标准脉冲信号； 二是功能扩展电路所需的信号，如仿电台用的1KHz的高频信号和500Hz的低频信号 等.在此电路中作为分频器的元件是:CD4518。CD4518可以组成二分频电路和十分频电路。用CD4518组成二分频的电路如图4； 用CD4518组成十分频的电路如图5；在本次设计中所用的分频器的电路图如图6。 电路经过十分频后将晶振来的1MHz的振荡脉冲变为1Hz的脉冲信号，该信号作为计 数器的计数脉冲使用。图4图51MHZ AENCKCLRQ03Q1Q2Q3EN,CKCLRQ0Q1Q2Q334561KHZ4518100KHZ451821ENCKCLRQ0Q1

7、Q2Q334562110KHZ4518ENCKCLR4518ENCKCLR4518Q0Q1Q2Q33456100HZ,ENCKCLR4518Q0Q1Q2Q3Q0Q1Q2Q3345610HZ3456 1HZ图6输入输出CKCREN上升沿LH加计数LL上升沿加计数下降沿LX保持XL上升沿上升沿LLHL下降沿XLX全为L表:CD4518的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。根据图7可知电路的工作原理是：石英晶体振荡器提供的频率为1MHz，CD4518 组成十分频电路。并且一个CD4518可以组成两个十分频电路即：CD4518的引脚2 与引脚6组成一个十分频电路而引脚10与引

8、脚14组成另一个十分频电路。晶振的 输出接入第一块CD4518的输入引脚2,经过一次十分频，频率变为100KHz。输出引 脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。输出引脚接人 第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。这样经过六次分频最 后可以得到1Hz的频率。3.2.2计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络 的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、 定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“ 12翻1”计数电路实现的。 数字钟的计数电路的设计可以用

9、反馈清零法。当计数器正常计数时，反馈门不起作 用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。 以六十进制为例，当计数器从00，01，02,，59计数时，反馈门不起作用，只 有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计 数。下面将分别介绍60进制计数器和“12翻1”小时计数器。（一）60进制计数器电路如图8所示?r 9 8QQQQ6_1_4*GND-5V2 |9 8l7 4LS9 2_27 4LS9 0_5GND+ 5V图8电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位 计数器在电路中采用十进制计数。当74

10、LS90的14脚接振荡电路的输出脉冲1Hz时 74LS90开始工作，它计时到10时向十位计数器74LS92进位。下面对电路中所用的 主要元件及功能介绍。十进制计数器74LS9074LS90是二一五一十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA 和Q0组成一位二进制计数器；CKB和Q3QQ组成五进制计数器；若将Q0与CKB相 连接，时钟脉冲从以人输入，则构成了 8421BCD码十进制计数器。74LS90有两个清 零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如 表1，二一五混合进制计数时序如表2，74LS90的管脚图如图9。J2R0(1)R

11、0(2)R9(1) QAR9(2) QBQC CKA QD CKB12679-14811174LS90CKQdQQbQ00000100012001030011401005010160110701118100091001表1 BCD码十进制计数时序CKQQbQcQd00000100012001030011401005100061001710108101191100表2二一五混合进制计数时序异步计数器74LS92所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时 钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器74LS92 是 二一六一十二进制计数器，即CKA

12、和Q0组成二进制计数器，CKB和Q3QQ在 74LS92中为六进制计数器。当CKB和Q0相连，时钟脉冲从CKA输入，74LS92构成 十六进制计数器。74LS92的管脚图如图10。141R0(1) QAR0(2) QBQCCKA QDCKB12119874LS92图10（二）“12翻1”小时计数器电路（1）电路如图11所示+5v4R13.3U8D 74LS04CP+5V74LS74ASD CDCLK图11“12 翻 1” 小时计数器是按照“01020304050607080910-11-12-01 ”规律计数的，计数器的计数状态转换表如表3所示。表3 “12翻1”小时计时时序十位个位十位个位C

13、KQ10Q03Q02Q01Q00CKQ10Q03Q02Q01Q00000000801000100001901001200010010103000111010000400100111000150010112100106001101300001700111（二）电路的工作原理由表可知：个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由 双D触发器74LS74构成，将它们组成“ 12翻1”小时计数器。由表可知：计数器的状态要发生两次跳跃：一是：计数器计到9,即个位计数器的状态为Q03Q02Q01Q00 =1001后，在下一计数脉冲的作用下计数器进入暂态1010， 利用暂态的两个1即

14、Q03Q01使个位异步置0,同时向十位计数器进位使Q10 =1；二 是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为Q03Q02Q01Q00 =0001，十位计数器的Q10 =0。第二次跳跃的十位清“0”和个位置“1”的输出端Q10、 Q01、Q00来产生。对电路中所用的主要元件及功能介绍。D触发器74LS74在电路中用到了 D触发器74LS74，74LS74的管脚图如图12。F-reD74LS74QCLKCLR Q图12下面将介绍一些有关触发器的内容：触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高 电平和低电平），所以它能记忆一位二进制代码。触发器是存放在

15、二进制信息的最基 本的单元。按其功能可为基本RS触发器触、JK触发器、D触发器和T触发器。这几种触发器都有集成电路产品。其中应用最广泛的当数JK触发器和D触发器。 不过，深刻理解RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。 事实上，JK触发器和D触发器是RS触发器的改进型，其中JK触发器保留了两个数 据输入端，而D触发器只保留了一个数据输入端。D触发器有边沿D触发器和高电 平。触发器。74LS74为一个电平。触发器。计数器74LS19174LS191的管脚图如图134耳14i!15F109.CTENMAX/MIND/uRCO.CLKQALD 74LS191 QB.AQCBQD.

16、CD图131213V26T3.2.3校时电路（一）电路如图14所示GND+5V图14（二）电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数 字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简 单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快 校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单 脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它 们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别 为“0”时可以进行“快校时”。如果校时脉冲

17、由单次脉冲产生器提供，则可以进行 “慢校时”。表4校时开关的功能S1S2功能11计数10校分00校时表4（三）对电路中所用的主要元件及功能介绍在此电路中，用到的元器件有两块四2输入与非门74LS00、一块六反相器74 LS04、两个电容、两个电阻以及两个开关。（1）四-2输入与非门74LS00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和 充分利用其性能，必须对它的主要参数和逻辑功能进行测试74LS00与非门的主要 参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于

18、额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出 高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器 件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地， 电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流 出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端 的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门

19、电路负载能力的一个参数， TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出 系数。即低电平扇出系数和高电平扇出系数。3.2.4译码与显示电路（一）电路如图15所示74LS48DPY_7-SEG图15（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号 以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二一十制译 码器和BCD-7段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行 “翻译”，变成相应的状

20、态，使输出通道中相应的一路有信号输出。译码器在数字系 统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存 储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在 电路中用的译码器是共阴极译码器74LS48,用74LS48把输入的8421BCD码ABCD译 成七段输出a-g，再由七段数码管显示相应的数。74LS48的管脚图如图16。在管 脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭BI/R

21、BO是共用输出端，RBO 称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位 熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248, CD4511。4537126bI/rboa b c d e f g皿-LTA B c D13 E T1 诵 9 13图16显示器 SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚 功能图如图17a DPY3b fllb4 dC LEDgne e,f_g_DPY7-SEG图17主体电路部分是由上面的以上的各个单元电路组成的。3.2.4自动报整点时数电路(一)电路的工作原理报整点时数电路的功

22、能是：每当数字钟计时到整点时发出音响，并且几点响几 声。实现这一功能的电路主要有以下几个部分。减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计 数，直到零为止。编码器：将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“ 12翻1” 的编码要求转换为减法计数器的4个输入端D3、D2、D、D0所需要的BCD码。 在电路图中编码器是由与非门实现的组合逻辑电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量 的卡若图可得。D0 2。D1 = QQ1 QQ4D2 =瓦西D3 = 口 Q分进位脉冲小时计数器输出减法计数器输入CKQ 4 Q Q 2 Q1Q

23、0D3 D2 D1 D 010 0 0 0 10 0 0 120 0 0 1 00 0 1 030 0 0 1 10 0 1 140 0 1 0 00 1 0 050 0 1 0 10 1 0 160 0 1 1 00 1 1 070 0 1 1 10 1 1 180 1 0 0 01 0 0 090 1 0 0 11 0 0 1101 0 0 0 01 0 1 0111 0 0 0 11 0 1 1121 0 0 1 01 1 0 0编码器的真值表D0D1D2D3逻辑控制电路 控制减法计数器的清“0”与置数，控制音响电路 的输入信号。减法计数器选用74LS191，74LS191各控制端的作用

24、如下。LD为置数端。当LD=0时将小时计数器的输出经数据输入端D0DD2D3的数据置 入，RC为溢出负脉冲输出端.当减法计数到“0”时，RC输出一个负脉冲。U/D为加 /减控制器。U/D=1时减法计数。CKa为减法计数脉冲，兼作音响电路的控制脉冲。 逻辑控制电路由D触发器74LS74与多级与非门组成。其工作原理是：接通电源后 按触发开关S，使D触发器74LS74清0，即1Q=0。该清“0”脉冲有两个作用: 一是，使74LS191的置数端LD=0,即将此对应的小时计数器输出的整点时数置入 74LS191； 二是，封锁1KHz的音频信号，使音响电路无脉冲输入。当分十位计数 器的进位脉冲下降沿到来时

25、，经过G1反相，小时计数器加1。新的小时数置于 74LS191，分十位计数器的进位脉冲的下降沿到来时又使74LS74的状态翻转，1Q 经G3、G4延时后，74LS191进行减法计数，计数脉冲由CK0提供。CK0=1时音响 电路发出1KHz声音，当CK0=0时停响。当减法计数到0时，使D触发器的1CK=0, 但是触发器的状态不改变。因为分十位计数器的进位脉冲仍为0, CK=1，使D触发 器翻转复“0”，74LS191又回到置数状态，直到下一个分十位计数器进位脉冲的下 降沿来到。实现自动报警的功能。如果出现某些整点数不准确，其主要原因是逻辑 控制电路的与非门延时时间不够，产生了竞争冒险的现象，可以适当增加与非门的级 数或接如小电容进行滤波。4.调试4.1振荡电路部分我用的1MHZ的晶振产生1MHZ的频率经过74LS90组成的二-五-十的分频器，可 很好的扩展部分所需的频率。只是要用六块74LS90，后来我查了手册，发现4518 有两片十进制分频器，功能与