时序逻辑电路分析

1、6.2时序逻辑电路分析时序逻辑电路的分析步骤寄存器、移位寄存器同步计数器异步计数器6.2.1时序逻辑电路的分析步骤根据给定的时序逻辑电路，写出存储电路（如触发器） 的驱动方程（输入信号的逻辑表达式）。写出存储电路的状态转移方程，并根据输出电路，写出 输出函数表达式。由状态转移方程和输出函数表达式，列出状态转移表， 或画出状态转移图。画工作波形图（时序图）。归纳时序逻辑电路的逻辑功能。1J1Q1Q1& 1J2Q2Q2C11K& 1J3Q3Q3C11K&C1 1K&图6-2-1 例6-1逻辑图CPZ例6-1分析如图6-2-1所示的同步时序逻辑电路。解(1)写出各级触发器的驱动方程（激励函数）J1

2、QnQn ,K Qn Qn32132J2 QnQn ,K Qn3123J3 Qn Qn ,K Qn2132(2)根据驱动方程和触发器特征方程，写出各级触发器的 状态转移方程；写出输出表达式。31Qn1 QnQn Qn Qn QnQn CP 1321321状态转移方程： Qn1 QnQn Qn QnQn CP 231232Qn1 Qn Qn Qn QnQn CP 321323输出方程： Z QnQn各触发器在驱动方程和时钟的驱动下的状态转移情况，就 是电路的状态转移情况，分析时序电路的逻辑功能，就是要从 电路的状态转移情况中找出变化的规律，进行归纳和总结。(3)列写状态转移表，画出状态转移图01

3、0000110/0111 /1100 /0011 /0 001 /0/0 /1101 /0 Q3Q2Q1/Z图6-2-2 例6-1电路状态转移图序号Qn3Qn2Qn1Qn13Qn12Qn11Z000000101001011020110100301011004110101051010001偏离状态11110011000010表6-2-1 例6-1状态转移表(4)画工作波形图(5)功能归纳每经过个脉冲，电路状态循环一次，且输出一个高电平。 该时序逻辑电路是6分频器。CPQ30Z0Q20Q1000010110101000图6-2-3 例6-1工作波形1011010000Q41D4C11DQQC1D1

4、存数指令图6-2-4 1位数寄存单元D4图6-2-5 4位数码寄存器1D1C1D1Q11D2C1D2Q21D3C1D3Q3CP数码寄存器数码寄存器是能够存放二进制数码 的电路。由于触发器具有记忆功能，因 此可以作为数码寄存器电路。图6-2-4和图6-2-5分别为由D触发器构成的1位和4位数码 寄存器。6.2.2寄存器、移位寄存器4Q41D C13Q31D C12Q21D C11Q11D C1vI移存脉冲CP图6-2-6 左移移位寄存器移位寄存器具有移位（左移、右移、双向）功能的寄存器。Qn1 Qn43Qn1 Qn ;Qn1 Qn ;2132Qn1 v ;1I在移存脉冲的作用下，第i-1级触发器

5、的状态存入到第i级 触发器，实现了数码向左逐位移存。1D4C11&1D3C11&1D2C11&1D1Q4Q3Q2Q1C11&1移存脉冲CP右移输入A控制M左移输入B图6-2-7 双向移位寄存器2Qn1 MQn MB11 3Qn1 MQn MQn 23 342 Qn1 MA MQn Qn1 MQn MQn 4M=0：左移；M=1：右移4Q41DC11Q11DC12Q21DC13Q31DC15Q51DC1D5&D4&D3&D2&D1&移存脉冲CP串行输入并行输出指令(1)实现数码串并行转换a. 串行转换成并行图6-2-8 五单位信息串并行转换逻辑图所谓五单位信息，是由位二进制数码组成一个信息的代

6、码。电路中的移存脉冲与代码的码元同步，并行读出脉冲必须 在经过个移存脉冲后出现，并且与移存脉冲出现的时间互相 错开。假设串行输入五单位数码为（10011）（左边先入）。在 移存脉冲作用下，位移位寄存器的状态变化情况如下：序号Q1Q2Q3Q4Q5011201300141001511001并出11001表6-2-2 串并行转换波状态表100111001D5 D4 D3 D2D1图6-2-9 串并行转换波形举例并行输出 移存脉冲 Q1Q2 Q3 Q4Q5b. 并行转换成串行123Q1Q2Q3Q4&DI1&1&CP RDDI2DI3DI4图6-2-10 并入串出逻辑图DI5并行取样MR C11DR C

7、11DR C11DRC141DRC151DQ5串出,Qn1 Qn MD54I5Qn1 Qn MD43I4Qn1 Qn MD,Qn1 Qn MD21I232I3Qn1 MD,1I1序号Q1Q2Q3Q4Q5000000清零111001并入201100串出300110400011500001610101并入701010串出8001019000101000001表6-2-3 五单位数码并行转换成串行的状态转移情况清零取样（并入）串出取样（并入）串出 Q1 Q2 Q3 Q4Q5123456789101 D111 D120 D130 D141 D150011并行取样RDCP010101011图6-2-11

8、 并串转换波形举例并行取样脉冲与移存脉冲之间必须满足关系：fCP nfSA 其中fCP为移存脉冲频率， fSA为并行取样脉冲频率，n为触发器 个数。并行取样脉冲的宽度应大于移存脉冲的宽度。(2)移位寄存器用于脉冲节拍延迟当移位寄存器串行输入、串行输出时，输出信号比输入信 号延迟了n个移存脉冲周期，起到了节拍延迟的作用。延迟时间为td nTCP1001000二进制数二进制数左移补零，乘以其中TCP为移存脉冲的周期，n为移存器的位数。移位寄存器还可构成计数分频电路、序列信号发生器等。移位寄存器实现乘法或除法运算。集成移位寄存器例6-2分析图6-2-13所示4位右移移位寄存器电路。解根据D触发器的状

9、态方程和激励函数，可以写出：Qn1 SH / LDD SH / LD(J Qn KQn )0000Qn1 SH / LDD SH / LDQn110Qn1 SH / LDD SH / LDQn221Qn1 SH / LDD SH / LDQn332若SH / LD 0，在CP上升沿到达时，执行并行取样 若SH / LD 1，在CP上升沿到达时，执行右移移位此时的串行数据由Q0端输入，取决于J和K端的取值情况。逻辑图1101110001110111111100QnQn01QnQn2Qn201QnQnQn2Qn201QnQnQn2Qn201QnQnQn2Qn2Qn0Qn012QnQnQn3Qn3表

10、6-2-4 图6-2-13所示电路功能表同步置数CRSH/LDCPJKD0D1D2D3Q0Q1Q2Q3Q300000110d0d1d2d3d0d1d2d3d3Qn1 JQn KQn000JK D0D1 D2 D3CPCR SH/LDQ1Q2 Q3 Q3Q02,3D1,3J1,3K2,3DRSRG4 M1SHIFT M2LOADC3/1 图6-2-14 CT54S195/74S195逻辑符号D2D3 CPCRJK SH/LDQ2 Q3 Q3Q0 Q1D0D1SRG4Q0 Q1 Q2 Q3图6-2-15 7位串行并行转换器D2D3 JK SH/LDCPCRQ2 Q3 Q3Q0 Q1D0D1SRG4

11、Q4 Q5 Q6串行输入DI01CR CP并行输出(1)串行并行转换Q7标志码操作：Q0Q7：00000000 D00111111 D6D5D4D3D2D1D00 D00111111 清零取样移存并出取样CP6CPCP演 示SH/LDCPCRJK Q0 Q1 Q2 Q3 Q3SRG4SH/LDCPCRJK Q0 Q1 Q2 Q3 Q3SRG4CR CP串行输出&10&G2G1启动图6-2-16 7位并行串行转换器DI0DI1 DI2D0D1D2D3DI3DI4 DI5DI6D0D1D2D3(2)并行串行转换A12345678910CP启动串行输出DI6 DI5ADI4DI3DI2DI1DI0D

12、I6 DI5DI4启动、取样移存、串出取样 移存、串出演 示表6-2-5 CT54194/CT74194 功能表集成4位双向移位寄存器 CT54194/CT74194CRM1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3功能00000清零10Qn0Qn1Qn2Qn3不工作111d0d1d2d3d0d1d2d3取样10111Qn0Qn1Qn2右移10100Qn0Qn1Qn2右移1101Qn1Qn2Qn31左移1100Qn1Qn2Qn30左移100Qn0Qn1Qn2Qn3保持DSL为左移串行数据输入端；DSR为右移串行数据输入端；M1、 M0为工作方式控制端。概念：对时钟脉冲的个数进行计数。

13、原理：触发器具有记忆功能，存储位二进制数。 应用：定时、分频和执行数字运算等。分类：根据计数脉冲引入的方式分为：同步和异步计数器；根据计数过程中数字的增减趋势分为：加法、减法和可 逆计数器；根据计数器计数模值（数制）不同分为：二进制和非二 进制计数器。同步计数器是将计数脉冲同时引入到各级触发器，当输入 计数脉冲触发时，各级触发器的状态同时发生转移。6.2.3同步计数器1Q1C11J2Q2C11K R& 1J3Q3C1& 1K R& 1J4Q4C1& 1K R1J1K R& ZRD CP同步二进制计数器图6-2-17 同步二进制加法计数器根据各触发器的输入激励和特征方程，写出状态转移方程和输出方

14、程：Qn1 QnQnQn Qn QnQnQnQn432143214Qn1 QnQn Qn QnQnQn3213213Qn1 Qn Qn QnQn21212Qn1 Qn114321Z QnQnQnQn表6-2-6 4位二进制加法计数器状态转移表由状态转移表可以看出：每输入16个计数脉冲，计数器状态循环一次，输出端输出一个脉冲（模16计数器）；计数器完成的 是加法（递增）计数功能，Z为计数器的进位输出信号。由状态转移表还可看出：最低位触发器每输入一个脉冲翻转 一次；其它各触发器都是在所有低位触发器状态全为1时，在下 一个时钟脉冲的触发沿到来时状态改变一次。序号原状态 S(t)次态 N(t)输出ZQ

15、4Q3Q2Q1Q4Q3Q2Q10000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100110100101010101101110111100012110011010131101111001411101111015111100001CPM1J1K1Q1Q1C1& &1J1K2Q2Q2C1& &1J1KQ33Q3C11图6-2-18 3位同步二进制加/减计数器若M=1，进行加法计数；若M=0，进行减法计数。 区别：加法计数时，高位触发器输入信号由所有低位触发器Q端 引

16、出；减法计数时，高位触发器输入信号由所有低位触发器Q 端引出。Q1C111KQ2C12R& 1JQ3C13&1K R& 1J1KQ4C14R1J1KR& ZRD CP图6-2-19 同步二十进制加法计数器& 1JQ4同步二十进制计数器41输出方程： Z QnQQnQnJ4 QnQnQn，K QnJ3 QnQn，KJ2 QnQn，K Qn412J1 1，K1 1驱动方程Qn1 QnQnQn Qn QnQn4321414Qn1 QnQn Qn QnQnQn3213213Qn1 QnQn Qn QnQn241212Qn1 Qn11状态转移方程序号S(t)代表的十Q4Q3Q2

17、Q1Q4Q3Q2Q1Z进制数码00000000100100010010012001000110230011010003401000101045010101100560110011106701111000078100010010891001000019101010110101101001偏110011010离态110101001111011110111100001表6-2-7 同步二十进制加法计数器状态转移表原状态 S(t)次态 N(t)输出无效状态，正常工作时不会出现。0111100010010001000001100101 /0 /0 /0 /0 /0/0/1Q4Q3Q2Q1/Z0011/0

18、0100/01011/011101111/1/011011100/1/1/01010有效状态/00010偏离状态图6-2-20 同步二十进制加法计数器状态转移图若计数器受到某种干扰，错误地进入到偏离状态后，计数 器在时钟脉冲的驱动下能够自动回到有效状态的特性，称为具 有自启动特性。根据状态转移表作状态转移图。CTRDIVm图6-2-22 循环长 度（模）为m的 计数器通用符号10CPQ1 Q2 Q3 Q4 Z图6-2-21 同步二十进制加法计数器工作波形由图可知：输出信号Z是十进制计数器的进位信号，而输出 信号的周期为计数脉冲CP周期的10倍，因此输出信号也可以视 为计数脉冲CP的十分频信号。

19、模10（十进制）计数器也可看作 是十分频器。根据状态转移表（图）或状态转移方程作工作波形图。输入输出CRLDCTTCTPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111计数1101触发器保持，CO=01110保持表6-2-9 CT54161/CT74161(CT54160/CT74160)功能表集成同步计数器(1)CT54161/CT74161(CT54160/CT74160)由表可见，该计数器具有：异步清零、同步置数、同步计 数、保持功能。逻辑图CTRDIV16 CT=0M1M2 G3 G4C5/2,3,4+3CT=15CR LD1,5D1248图6

20、-2-24 CT54/74161逻辑符号CT54161/CT74161(CT54160/CT74160)具有异步清零的功能， 具有同步清零功能的计数器有： 4 位二进制同步计数器CT54163/CT74163、 CT54S163/CT74S163等。Q0Q1 Q2 Q3COCTTCTPCPD0 D1 D2 D3表6-2-10 同步加/减计数器(双时钟)功能表(2)双时钟加/减计数器CT54193/CT74193减法计数脉冲 加法计数脉冲异步置数控制信号，低电平有效 异步清零信号，高电平有效输入输出CRLDCPUCPDD0D1D2D3Q0Q1Q2Q31000000d0d1d2d3d0d1d2d3

21、011加法计数011减法计数0111保持输入输出LDCTU/DCPD0D1D2D3Q0Q1Q2Q30d0d1d2d3d0d1d2d3100加法计数101减法计数11保持表6-2-11 同步加/减计数器功能表(3)4位二进制同步加/减计数器加/减计数方式控制信号计数控制信号，低电平有效异步置数控制信号，低电平有效LDCTPCOCTRDIV16 CTTCT54/74161 CP1248COLDCTP CTRDIV16CTTCT54/74161 CP1248Q8Q9Q10 Q11LDCTPCOCTRDIV16 CTTCT54/74161 CP12481Q0Q1Q2Q3Q4Q5Q6Q7(4)集成计数器

22、功能扩展CP图6-2-25 CT54/74161构成12位二进制加法计数器对于某一片计数器，只有当所有的低位片都计满（状态循 环一周）并输出为1时，才计入一个计数脉冲。图6-2-26 4位二进制异步计数器Q11T1C1CPQ21T2C1Q31T3C14Q41TC1RD异步计数器中的各级触发器的时钟脉冲，不一定都是计数 输入脉冲，各级触发器的状态转移不是在同一时钟作用下同时 发生的。所以，在分析异步计数器时，必须注意各级触发器的 时钟信号。例6-3分析图6-2-26所示的异步计数器电路。6.2.4异步计数器解确定各级触发器的输入激励和时钟信号，写出状态转移方程。Qn1 T Qn T Qn CP

23、Qn CP 111111Qn1 T Qn T Qn Q Qn Q22222121Qn1 T Qn T Qn Q Qn Q33333232Qn1 T Qn T Qn Q Qn Q44444343各级触发器的时钟信号。 根据状态转移方程列状态转移表。表6-2-12 4位二进制异步计数器状态转移表特点：最低位触发器，来一个脉冲翻转一次；其他触发器 在所有相邻低位触发器由1变0时，翻转一次。序号Q4原状态Q3S(t)Q2Q1Q4次态Q3N(t)Q2Q10000000011000100102001000113001101004010001015010101106011001117011110008100

24、01001910011010101010101111101111001211001101131101111014111011111511110000异步计数器的工作特点：电路结构简单；工作速度慢。随着位数的增加，计数器从受时钟触发 到稳定状态的建立，时延也大大增加。以4位二进制异步计数器为例，当各级触发器状态处于1111 时，在下一个计数脉冲的作用下，各级触发器状态依次由1变0。 在这个过程中，计数器状态由1111变为0000所需要的时间为4倍 的触发器延迟时间，这就要求在这段时间内不能出现下一个时 钟脉冲，否则将使计数器状态出现混乱。因此，异步计数器对计数脉冲的频率有严格的要求。1K RCP

25、RDQ21K R3C1Q31J1K R& 1JQ1C11C12例6-4分析图6-2-27所示的异步计数器电路。图6-2-27 例6-4逻辑电路解根据电路写出各级触发器的激励方程及时钟信号。J1 Qn Qn , K 1, CP CP 3211J2 1, K 2 1, CP2 Q1 J3 1, K 3 1, CP3 Qn CP Qn 32根据激励方程写出各级触发器的状态转移方程：表6-2-13 例6-4状态转移表序号Q3S(t)Q2Q1Q3N(t)Q2Q100000011001010201001130111004100000偏 离 状态111011101010110010CPQ1Q2Q3CP2CP

26、1CP3图6-2-28 例6-4工作波形Qn1 Qn Qn Qn CP 1321Qn1 Qn Q221Qn1 Qn Qn CP Qn 3332根据状态转移方程作状态转移表和工作波形图：000001010101110100011111图6-2-29 例6-4状态转移图经分析可知：该计数器电 路有个有效序列产生循环， 偏离态能自动转移到有效序列 中，故该电路是一个具有自启 动特性的模异步计数器。根据状态转移表作状态转移图。异步计数器的分析与同步计数器分析的方法、步骤是相同 的，只是由于异步计数器各级触发器的时钟不同，在作状态转 移方程和状态转移表时，必须考虑各级触发器的触发信号，因 此，比同步计数器的分析略为复杂。SQ(11)CP11JQC1T R& RQT& RQFF0FF1FF2FF3& 1J SC1R1K&R0A R0B (1)S9A(3)S9B(10)CP0Q0(9)Q1(5)Q2(4)Q3(8)集成异步计数器(1)十进制异步计数器CT54LS290/CT74LS290图6-2-30 十进制异步计数器CP0作用