浅析连接器设计中并发开关噪声题库

1、浅析连结器设计中的并发开关噪声题库浅析连结器设计中的并发开关噪声题库7/7浅析连结器设计中的并发开关噪声题库连结器设计中的并发开关噪声剖析【导读】本文将商讨连结器设计和选择中最难解决的问题：并发开关噪声，并且揭露并发开关噪声对高性能系统中使用的连结器和封装规格指标的影响。在高速电路设计中，中国设计工程师往常不是特别认识连结器的互感特征在改良信号完好性设计中的作用，本文将商讨连结器设计和选择中最难解决的问题：并发开关噪声，并且揭露并发开关噪声对高性能系统中使用的连结器和封装规格指标的影响。人们老是以为系统中全部的工作都是由IC来达成的，自然也包含相应的软件。而近似于IC封装、电路板、连结器、电缆

2、以及其余的失散元器件等无源器件只会降低系统性能，扩大系统尺寸和增添系统成本。所以，系统中互连以及元器件的选择和设计实质上就是将这些成分对系统造成的影响降到最低。所以大部分的IC设计师往常将系统中不连结的全部部分（这往常是PCB设计师所波及的内容）归纳为寄生成分这样一个抽象的范围。图1：四种最主要的高速电路问题选择IC器件时，除了选择适合的元器件之外，后续的电路板布局布线工作还要切合以下设计规则：受控阻抗的PCB线；分支线上的信号延时小于最快信号上涨时间的20%；不连续性时间延时小于最快信号上涨时间的20%；相邻PCB线拥有足够的间距，保证信号串扰控制在能够接受的电平上；合理的PCB分层设计保证

3、相邻的电源和地平面层之间的介质很薄；每一个信号线下边都有连续的信号返回路径。即使PCB的布局布线做得特别好，事情仍旧没有那么简单。高性能系统中的每一个成分都需要优化，保证切合整个系统在成本、性能和开发进度等方面的要求。高性能的系统设计是一个环环相扣的链，每一个环节都一定切合要求，方能保证整个系统切合产品性能规范。系统中的其余要素将怎样影响系统性能？可能的问题往常能够归纳为两种种类：时序问题和噪声问题。信号完好性既包含时序问题也包含噪声问题，但是噪声问题更显突出。图1所示为互连和元器件致使的信号完好性问题的四种种类：1.单根网络的信号质量；2.两根或许更多网络之间的信号串扰；3.电源散布系统中的

4、噪声；4.系统中元器件对外的电磁辐射。除非特别关注，并且项目一开始就着手考虑了这些问题，不然上述四种种类的问题就会出此刻高速产品中。本文将商讨连结器（也包含IC封装）的设计和选择中最难解决的问题：并发开关噪声（simultaneouslyswitchingnoise），并且揭露并发开关噪声对高性能系统中使用的连结器和封装规格指标的影响。并发开关噪声对连结器和IC封装来说，开关噪声方面的高速性能要求是最难知足的。开关噪声属于信号串扰，主假如因为连结器和IC封装中相邻环路（由信号与返回路径组成）之间的互感致使的。要使开关噪声幅度最小，一定保证相邻的信号路径环路之间的互感小于一个同意的最大值。图2：

5、丈量BGA封装中的并发开关噪声。当信号经过连结器或许IC封装流传时，信号的波前（信号波形中跳变的成分）经过信号管脚组成一个电流环路，就会耦归并且返回到信号的返回管脚上。每一个信号和对应的返回路径都能够组成一个相像的环路。在任何两个信号及其返回路径组成的环路之间都存在一个环路互感。一个环路中的电流发生变化时，就会在此外一个静止（信号电流没有变化）的环路中感觉出信号噪声。而当多个变化的信号线并发开关时，经过互感耦合到静止环路的噪声就会相互累计，所以称为“并发开关噪声”。图2所示为五个数据线并发开关时丈量到的一个静止信号线上的并发开关噪声。在这个实例里，静止信号线上的噪声是由该静止环路与全部五个变化

6、的环路之间的互感而造成的。互感的计算采纳简单的模型能够很方便地估量出两个信号环路之间同意的最大互感值。进一步议论怎样计算实质连结器中相邻环路之间的互感。当信号经过连结器的一个管脚对时，在变化的信号通路上，信号的波前处会出现信号电流的忽然变化。变化的电流会致使电压噪声并且感觉到相邻的静止信号环路上，这类感觉是因为两个环路之间存在的互感惹起的。这类静止信号线上感觉出来的噪宣称之为开关噪声，这是因为这类噪声只有当电压或许电流处于开关状态时才会出现。在静止环路中感觉出的电压噪声能够近似为：表达式各项的意义为：Vn，静止环路中的噪声；Lab，变化环路和静止环路之间的互感；Ia，变化环路中的电流变化；Za

7、，在变化环路与静止环路的视在阻抗；Va，变化环路中的信号电压；t是信号的上涨时间，表示电流开关的快慢。选择连结器或许IC封装独一能够影响的就是环路之间的互感，而环路中信号视在阻抗往常都在50欧姆左右，该阻抗值与上涨时间及信号电压相同都是系统规范的一部分。同意的开关噪声幅度取决于噪声分派。开关噪声往常应当小于信号摆幅的5%到10%，自然噪声的分派也取决于工程师的设计技巧，以及由谁来负责选择连结器或许IC封装。优异的信号完好性工程师的谈判代表特别清楚：要找到一个拥有足够低互感的连结器或封装将是多么的困难，所以他会尽可能地争取一个更宽松的互感指标，这样做的结果必然致使系统中其余部分的规格更为严格。第

8、一能够使用以下的值来开始这类估量：第一能够使用以下的值来开始这类估量：由上述公式可计算出同意的最大互感值是1.2nVn/Va=5%，Za=50欧姆，t=0.5ns，图3：连结器管脚的三维实体模型确立上述应用假定条件后，就相当于对连结器或封装的信号路径之间同意的互感值施加了拘束条件。自然，在时间、成本花费以及产品风险之间衡量并且实行资源分派以前，优异的设计工程师应当运用更为完美而全面的系统级仿真来观察终究多大的互感能够保证设计成功，并且不会对系统造成过多的负担。所以，上边的估量只是是一个最先的预期值事实上，上述估量过高地预计了同意的互感值，这是因为假定静止信号线上的噪声只是是由一根相邻的变化信号

9、路径的信号变化造成的。实质的状况下，往常可能有多个信号路径并发变化，此中每一个开关的信号路径都会对静止信号线产生并发开关噪声。依据连结器的设计，信号管脚之间实质同意的互感值往常只有上边估量值的一半到五分之一左右。连结器管脚对之间或封装引线对之间的互感值为1.2nH是不是太大？我们来看一个详细的实例，就会发现1.2nH其实是一个很小的值，而关于实质的连结器或封装需要做很多艰辛的工作才有可能减小该数值。提取连结器的环路互感在一般2mm间距的连结器模块，这类连结器典型的管脚长度大概是25mm左右。如图3所示，评估互感的值，能够将连结器实质的物理设计变换为保存导体全部几何特征的三维实体模型。采纳三维场

10、提取工具从导体的实体模型中提拿出局部的电感矩阵。相关系结器电感特征方面的问题都包含在这一个电感矩阵中。矩阵对角线上的元素是其局部自感，而不在对角线上的元素则是每管脚对之间的局部互感。20个管脚的连结器的完好电感矩阵如图4所示。局部电感的观点在剖析连结器和IC封装的电气性能方面特别有效。一个信号与另一个相邻的信号之间共用同一个返回路径的状况很常有。管脚对1和2是变化的环路（信号会发生跳变），而管脚对2和3则是静止的环路（信号不发生变化）。这两个路径之间的互感为：LAB=（L31-L32）+（L22-L21）-L22图4：连结器中的全部20个管脚的局部互感矩阵。从场提取工具产生的表格中，能够找到该

11、连结器的下述电感值：L31=7.9nHL32=10.9nHL21=10.9nHL22=19.9nHL41=6.3nHL42=7.9nH依据上述数值能够计算出互感值是6nH。这就是共用同一个返回路径的两个信号路径之间的互感值。与最先估量的1.2nH对比，6nH太大。假如应用在这样的设计环境下，能够一定该连结器不可以正常工作。自然，假如有足够的原因的确要在设计中运用这类连结器，一种方法是保证每一个信号都有各自独立的返回路径。在这类状况下，一个环路使用管脚1和2，而另一个环路则使用管脚3和4。两个环路之间的互感以下计算：LAB=（L31-L32）+（L42-L41）这样计算出来的互感值是1.4nH。

12、可见只是经过为每一个信号供给各自独立的信号返回路径，就能够将开关噪声减少四倍。考虑到其余信号路径信号同时变化的可能性，能够看到即即是1.4nH这么小的值仍旧会产生3到5倍这么大的开关噪声。此刻已经特别清楚，对高速设计而言，惯例的连结器依据旧规的用法明显不可以知足要求。任何可能降低管脚对之间互感的可行方法都应当考虑。减小互感原则上能够采纳两种方法来减少连结器的互感。1.要保证尽可能短的路径。Packard-Hughes企业的GoldDot连结器、Thomas和Betts企业的MetalParticleInterconnect（MPI）连结器就是采纳了这类重点技术。而Tessera企业推出的CSP

13、器件封装的一个重要特点就是拥有特别短的引线长度。在这些技术中总的引线长度能够缩短到1mm。只是引线长度一项就能够将上边实例中相邻信号和返回路径环路之间的互感减小为上述电感数值的二十分之一。要降低每一个信号与对应的返回路径的特点阻抗。环路之间的互感与最小环路的自感成比率，减小一个管脚对的环路自感就等于是降低信号通路的特点阻抗。SamTec企业的连结器就采纳了这样的技术，这类连结器采纳又宽又短的引线作为返回路径。所以，器件封装向采纳内部返回路径层的BGA封装转移，或许从单层金属的TBGA向双层金属的TBGA封装转移。从上边的实例中能够看出，信号和返回路径管脚的分派相同也能影响最后的信号路径之间的互

14、感。关于一个确立的连结器来说，管脚的选择能够用来优化系统的性能。但是假如具备足够的管脚做更为灵巧的信号和返回路径分派，那么系统设计工程师往常总会选择分派更多的信号管脚。对连结器厂商供给参数的评估假定已经对电路板设计进行了优化，并且已经估量出相邻信号环路之间同意的最大互感值，那么，要告诉元器件厂商：所需要的连结器一定保证相邻信号环路之间的互感值小于1nH。连结器厂商和IC封装厂商往常都在机械工程和生产制造方面特别精湛，但不是特别认识相关的电气特征，甚至可能其实不知道他们应当供给连结器的互感特点。有的时候，这些器件厂商也供给管脚对之间的串扰电压信息。正如前面所看到的那样，这些值跟信号的上涨时间、阻抗以及信号和返回路径对的分派都有很大关系。假如厂商给出特别状况下的值与你的详细应用要求不相同的话，该怎样评估这些值？用户老是主动去获取所需要的精准信息，即信号与返回路径环路之间的互感。并且应当向元器件厂商明确提出这是特别重要的一个设计指标，假如元器件厂商不供给这些信息的话，你就不可以够评估厂商供给的元器件可否在你的设计应用中正常工作？假如厂商供给了这些指标，也能够进一步地查明厂商是怎样获取这些参数的：是经过丈量仍是经过计算？假如是经过丈量方法获取的话，厂商能否采纳了业界标准的丈量流程？假