8第八章输入输出接口

1、第八章输入输出接口杨翠微复旦大学电子工程系I/O接口的基本功能数据缓冲解决CPU与外设在工作速度上的不匹配，避免因速度不一致而造成数据丢失提供同步信息为协调CPU与外设的通讯，接口电路要提供一定的状态信息信号与信息格式的转换包括模数、数模转换，串并、并串转换，以及电平转换中断管理专门的中断控制逻辑I/O接口数据总线地址总线控制总线设备中断控制逻辑控制寄存器状态寄存器数据输出寄存器数据输入寄存器CPUI/O数据传输形式并行通信：数据的各位同时传送串行通信：数据一位一位顺序传送I/O端口的编址方式器映像的I/OI/O和器寻址通常用于没有单独I/O控制线的CPU(51系列)不需要单独的I/O指令独立

2、I/O空间I/O有自己独立的寻址空间有专门的I/O读写控制线(x86)有单独的I/O指令I/O地址空间单元I/O地址空间器空间I/O传送方式无条件传送方式不管外设的状态，直接读写缺点：CPU与外设缺乏同步，容易造成丢失数据或CPU不必要的操作查询传送方式也称条件传送方式，CPU和外设通过某种标志同步缺点：CPU频繁查询标志，无法运行其他任务中断传送方式通过触发CPU的中断，通知CPU进行传送需要中断控制支持查询方式输入接口D0-D774LS374Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7D0 D1 D2 D3 D4 D5 D6 D774LS123+5RCextOE CLKCext状态位为1

3、A B CLRQ-ACKQYCLKCD74LS125+5110DQ SDD状74LS74BUSY-RD状-STB读入数据-RD读入状态信息NDIN0-DIN7查询方式输出接口D0-D774LS374D0 D1 D2 D3 D4 D5 D6 D7Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q774LS123+5RCextOE CLKCextA B CLRQQ状态位为1CLKCDN74LS125+5001DQ SD74LS7401BUSY-RD_BUSYBUSY-RD_SD_S输出数据-ACK-STB-WR读入状态信息YQ0-Q7I/O传送方式器存取（DMA）方式直接高速外设批量传输数据，CPU负载

4、过重暂时取得三总线的控制权，外设与器，器与器或外设与外设之间直接传输，不需要CPU进行操作适批数据传输，广泛应用于磁盘或网卡DMAC的一般结构DMA控制器(DMAC)的功能接收I/O接口的DMA请求，并向CPU发出总线请求接管总线控制，进入DMA传输实现自动寻址器和I/O所能提供需的控制信号能控制DMA传输的开始和结束能向CPU交还总线控制权DMAC的工作方式单字节传输方式每次传输一个字节，效率低块传输方式(也称组传输方式)每次传输一个块的数据，块大小要看具体情况请求传输方式介于前两者方式之间，每传输完一个字节，都要检测I/O接口的DMA请求是否有效，如果无效，则暂停直至有效，再继续传输。DM

5、AC的工作过程用FIFO传输数据典型FIFO管脚FULLEMPTY-RST：指针复位LDCK：输入时钟UNCK：输出时钟-FULL：FIFO满标志-EMPTY：FIFO空标志-OE：输出有效SN74ALS2232A（单向）648bit FIFOSN74ALS2238（双向）RSTLDCKOEUNCKD7 D0Q7 Q0FIFOSN74ALS2232A用FIFO在两CPU间传输数据（单向）FULLEMPTY路电RSTLDCKOEUNCKD7Q7 Q0位复 D0RSTD7 D0Q7 Q0CCPU BFIFOSN74ALS2232AIOWA7A0A7A0IOR输出口译输译D. BUS AD. BUS B口RAM传送数据有两套总线，可以同时被两个CPU读写存贮体的数据同时属于左右两口的CPU不能同时对同一个单元写入，否则造成“争议”（Arbitration）AddressLAddressRDataDataLRCEL WELCER WEROELOERDual Port RAMBUSYL 口BUSYR双 M A R典型的双口RAMCY7C132 2K8的高速CMOS静态双口RAM双口RAM与CPU的连接传送数据迅速成本高传送