vga显示多种静态颜色练习参考代码

1、明德扬科技教育VGA 显示多种静态颜色练习参考代码官网：淘宝：群1目录vga_driver 模块3vga_exec1 模块72明德扬科技公司主要是以FPGA 为，专业从事FPGA 配套开发板、FPGA 培训班或其他培训、研发 FPGA 技术开发、承接 FPGA 项目开发。欢迎加入明德扬 FPGA 和 ASIC97925396。明德扬以 PDF 格式提供源代码，是为了鼓励大家多思考，不要拿来就用，否则是学不好 FPGA 的。本代码对应的设计思路，请参考明德扬课程。vga_driver 模块module vga_driver(clk, rst_n, hys, vys,lcd_rgb); PICTU

2、RE_WROW_Wparameterparameter=8 ;10;inputinputclkrst_n;outputoutputhysvys;output PICTURE_W-1:0 lcd_rgb;regPICTURE_W-1:0 lcd_rgb;reg reg regregROW_W-1:0ROW_W-1:0t;t;hys;vys;always(edge clk or negedge rst_n)beginif(!rst_n)begint = 10d0;endelse if(t = 10d799)begin3t = 10d0;endelse begint =endt+1b1;endalw

3、ays(edge clk or negedge rst_n)beginif(!rst_n) begint = 10d0;endelse if(t = 10d799)beginif(t=524)t = 0;elset =t+1;endendalways(edge clk or negedge rst_n)beginif(!rst_n)beginhys = 0;endelse if(t=10d95)beginhys = 1b1;endelse if(t=10d799)beginhys = 1b0;endendalways(edge clk or negedge rst_n)beginif(!rst

4、_n)beginvys = 1b0;endelse if(t10d2)beginvys = 1b0;endelse beginvys = 1b1;end4enddefineFOURifdef ONE/全白 always(edge clk or negedge rst_n)beginif(rst_n=1b0)begin lcd_rgb = 8h0;endelse if(t32) beginlcd_rgb 515)beginlcd_rgb = 8h0;endelse beginif(t141) lcd_rgb 786)beginlcd_rgb = 8h0;endelse beginlcd_rgb

5、= 8hff;endendendendififdef TWO/全绿 always(edge clk or negedge rst_n)beginif(rst_n=1b0)begin lcd_rgb = 8h0;endelse if(t32) beginlcd_rgb 515)beginlcd_rgb = 8h0;endelse begin if(t141)5lcd_rgb 786)beginlcd_rgb = 8h0;endelse beginlcd_rgb = 8b000_111_00;endendendendififdef THREE/上红下蓝 always(edge clk or neg

6、edge rst_n)beginif(rst_n=1b0)begin lcd_rgb =32 &t=141 &t=786)beginlcd_rgb =274 &t=141 &t=786)beginlcd_rgb = 8b000_000_11;endelse beginlcd_rgb = 0;endendendififdef FOUR/左上：红右上：蓝左下：绿右下：黄always(edge clk or negedge rst_n)beginif(rst_n=1b0)begin lcd_rgb =32 &t=141 &t=463)beginlcd_rgb =32 &t=464 &t=786)be

7、ginlcd_rgb =274 &t=141 &t=463)beginlcd_rgb =274 &t=464 &t=786)beginlcd_rgb = 8b111_111_00;endelse beginlcd_rgb = 0;endendendifendmodulevga_exec1 模块module vga_exec1(clk rst_n lcd_hs lcd_vs lcd_rgb);,parameterPICTURE_W = 8;input input output outputoutputclk rst_n lcd_hslcd_vs;PICTURE_W-1:0 lcd_rgb;/*模块 1 pll 模块*明德扬科教 注释开始*输出接口定义明德扬科教 注释结束*/wireclk_0;/*模块 6 vga 输出接口定义*明德扬科教