集成电路设计基础：10 Mos7

1、5-6 VLSI设计过程简介IC设计是根据电路指标，首先设计出在集成电路工艺中可以实现的电路，再根据有关的设计规则，将电路图转变成一张硅平面工艺的复合图，即总版图，进而制出一套硅表面上各道工序的光刻掩膜版。利用这套掩膜版，按一定的工艺流程进行生产，就可以做出符合原设计指标的集成电路。IC设计的目标是设计出用最低成本就可实现预定指标的IC，这就要求设计者具有线路、工艺、设计甚至经济管理方面的知识。 一、VLSI从设计到制造，需要经过若干步骤，简要将其概括如下：1、系统规范化说明（System Specification） 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。

2、2、功能设计（Function Design） 将系统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。 3、逻辑设计（Logic Design） 这一步是将系统功能结构化。通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。5、物理设计（Physical Design or Layout Design） 物理设计或称版图设计是VLSI设计中最费时的一步。它要将电路设计中的每一个元器件，包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版

3、图信息。6、设计验证（Design Verification） 在版图设计完成以后，非常重要的一步工作是版图验证。主要包括：设计规则检查（DRC）、版图的电路提取（NE）、电学规则检查（ERC）和寄生参数提取（PE）。 二、VLSI设计中的问题1、成本问题 VLSI的成本包括：设计费用、制造费用及此过程中工程师的工资。2、设计正确性要求 设计的正确性是IC设计中最基本的要求。IC设计一旦完成并送交制造厂生产后，再发现有错误，就需要重新制版、重新流片，这会造成巨大的损失。因此，要保证100的设计正确性。3、设计过程的计算机辅助设计 计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发

4、展阶段可以用手工进行设计的话，那么，如今集成电路设计离开计算机的辅助设计是无法实现的。 目前，计算机辅助设计软件及工具几乎渗透了VLSI设计的各个步骤中：工艺模拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工具、封装工具.。Intel Pentium (IV) microprocessor 4、VLSI设计的可测试性问题 测试在VLSI设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计要求正常工作。随着VLSI功能的日趋复杂，测试费用所占的比例明显增大，虽然芯片测试是在VLSI生产过程当中进行的，但是为了减小测试所需要的资源，往往在电路设计阶段就要考虑其可测试

5、性的问题，增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一些专门用于测试的辅助电路。 三、 VLSI的设计方法 VLSI设计方法学旨在人工干预设计与CAD工具之间的交互过程中取得尽可能高的设计效率。1、VLSI设计的一般形式 层次式设计是VLSI设计中最广泛使用的方法，它可以简化VLSI设计的复杂性。层次式设计方法分为自顶向下和自底向上两种方法。 层次化设计分为三个域：行为域、结构域和几何域。2、IC层次式设计方法以全定制自顶向下的设计方法为例： 系统级、功能级、寄存器传输级、门级、电路级、版图级（物理级）。1）系统级是对整个设计的详细描述，给出输入与输出的关系，各控制端口的功能，时钟

6、的要求（如采用同步还是非同步）以及电源电压的数值，在此基础上给出芯片面积和制造成本的估算或允许的上限。2）功能级：它是将上一层设计加以具体化，通常用HDL（hardware description language）写出描述文件，包括流程图（flow chart）或算法（algorithm）；同时设计出一个包含各种功能块（functional block）如存贮器、控制单元、运算单元、数据通道和逻辑单元的功能框图（block diagram），各功能块之间的信号流必须精细地加以定义。通常在这一步要采用模拟软件进行功能模拟以确定其工作是否正确，若不能正确工作，要及时修改功能描述文件。也可以利用高

7、层次模拟软件对不同的实现方案进行比较。3）寄存器级：这一步是将功能框图转换为寄存器级的硬件图，即转换为我们所熟悉的加法器、译码器、计数器、寄存器等模块。某些功能块如组合逻辑和控制功能可以用布尔代数或卡诺图进行转换。对于时序逻辑可以用状态机方法进行转换。4）门级：寄存器的模块用基本逻辑门和双稳态电路来构成，但应尽可能选择那种晶体管数目最少的基本逻辑门和双稳态电路，或者采用规则的，可以重复的单元。对于NMOS和CMOS的逻辑设计，可以采用一些现成的、有效的电路，如全加器、“与或非”门等，而不必全用基本门来构成。 5）电路级： 由于同一种逻辑可以由不同的电路形式来实现，因而电路设计的第一步是选择合适

8、的电路形式，如选择双极型、还是MOS型，若选择MOS型，还要进一步确定是NMOS，还是CMOS型等等。第二步就是确定电路中各个元器件的电参数。对于数字电路的设计，最关心的是延迟特性和功率耗散。对MOS电路，负载是纯电容，电路的开关速度取决于电容的充放电时间。增加MOSFET的沟道宽度会降低它的阻抗，取得较大的电流，从而加快开关速度，但同时也增加了本级的输入电容，减慢了上一级门的速度，并且会使功耗增加，因而必须合理的选择。在电路的设计过程中，要进行充分的电路模拟，以决定电路的直流工作点，得到电流和电压的波形图，同时评估信号的延迟时间，以及上升和下降的时间等。6）版图级：布图规划（floor-pl

9、an）：一个电路可能包括很多功能块，把各个功能块合理安放在芯片的相应位置上，就是布图规划的任务。目标是：充分利用芯片的面积以减少空余空间；尽量减小功能块之间连线的长度，使信号线能直接连接两个相邻的功能块；在布图规划前，要先分析芯片中数据流的通路。可以将数据通道和控制信号设计成互相垂直的，所有的连线直接连接到各功能块的边界，整个芯片外形设计成矩形。版图设计：版图设计包括单元设计、连线设计、电源线与地线的设计以及输入输出保护电路和压焊块的设计。单元设计时，首先要确定单元与外部连接线端口的位置，有时还可能要求有附加的连线穿过单元。再就是确定单元内元件的尺寸，如沟道的长度和宽度，接着，按照单元内部各元

10、件连接要求和版图设计规划的要求画出对应的版图。7）版图验证：版图设计完成后要经过DRC（design rule check）以保证各层版图都符合设计规则的要求，有的设计还要进一步作版图与电路图一致性检查LVS（layout versus schematic）。它是通过版图参数提取工具LPE（layout parameters extraction）来得到一个电路图，将它与原来的电路图相比较，以保证所得到的版图与原要求的电路图是一致的。设计的最后一次正确性检查是在版图设计完成以后再进行后模拟（postsimulation），为此需将版图中寄生参数和连线的电容电阻等设法提取出来，再输入到模拟文件中

11、，以得到更为精确的延迟特性。如发现不符合要求，就要改变单元的位置，修改相应连线的长度，如有必要，甚至要返回到早期的逻辑设计层次来调整设计。最后的版图可以转换成EDIF格式（electronic design interchange format），用来直接生成工艺制造时所用的掩膜版。 8）测试向量生成： 设计者在设计过程中应设法产生一有效的测试向量（test vector）。这里的向量指 一系列由1和0组成的序列码。将测试向量通过探针加到芯片的输入压焊块，然后从输出压焊块处得到其结果，将此结果与预期的结果相比较，以检查芯片的功能是否正确。若该测试向量可以检查出芯片中所有的内在故障（fault）

12、，则称该测试向量的故障复盖率（fault coverage）为100%。在一些CAD设计系统中可以自动生成测试向量，当然我们希望能自动生成出故障复盖率为100%的测试向量。目前对组合逻辑电路，这一要求已有可能满足，但对于时序电路则远不能达到。 9）定制和半定制电路的设计对于定制和半定制电路设计而言，其设计前端与全定制设计的基本相同，但设计的后端有明显的差异，在定制和半定制电路设计中，不再需要电路设计和单元的版图设计这两步。设计所需要的单元库由制造商提供，设计者是在单元库中选择适当的单元来构成所需的逻辑。这实际上是一种自底向上的过程，因为它是由若干个小的单元（或较小的模块）组成较大模块的过程，称

13、为综合过程。有些CAD软件公司也提供通用的单元库，设计者可以利用这种单元库来设计芯片 整体规范确定基本要求功能设计寄存器级设计逻辑设计电路设计单元版图的设计和验证芯片版图设计芯片版图验证用于制版的输出数据测试向量生成用于测试的输出数据主要的设计决策收集有关资料电学参数设计规划布图规划布图规划改进全定制集成电路的设计流程基本要求整体规范确定功 能 设 计(模拟与划分)寄存器级设计(对硬件的模拟和划分)逻 辑 设 计(划分单元和模拟)版 图 设 计(布局与布线)用于制造的输出数据测试向量生成(故障模拟与分析)版图参数提取用于测试的输出数据主要的设计决策收集有关资料单 元 库芯片数据定制和半定制电路

14、的设计流程3、 VLSI设计描述 对于不同的设计层次，都需要用计算机来进行辅助设计。因此，需要有一套计算机能处理的语言来描述设计结果和设计要求。VHDL(Very High-speed Integrated Circuit Hardware Description Language) 。 SPICE是一种用于电路分析的软件工具，它本身规定了一套电路描述方法。DEF/LEF及YAL都是专门用于布图设计的电路描述语言。CIF是一种几何描述语言，它用来描述物理版图，该语言是工业界的标准格式，它与另外的两种版图描述语言GDS2、EDIF之间可以相互转换。5-7 人工版图设计的一般过程 人工设计对EDA

15、来说，仍是最基本的，特别是需要人工干预时有重要的参考价值。一、准备工作 1、深刻理解电路参数和电路结构。要了解： A：各个元件在电路中的各种工作状态 B：元件的参数对元件状态的影响，进而对电路指标的影响 C：元间的图形，横向及纵向尺寸对元件参数的影响 D：元件间的相互影响 这样才能设计出好的版图，才能根据试生产的结果，找到调整版图的途径。 2、了解工艺特点及工艺水平： 版图设计以能在特定的生产线实现作为最起码的条件。一个好的设计，应可发挥出生产线的最大潜力，不仅能能够达到电路的参数指标，而且要有较高的成品率，使成本降低。所以，电路设计时就要求根据工艺确定电路结构及选用的元件。版图设计是更要把工

16、艺水平作为设计的基础。 二、人工版图设计的一般过程： 大致可分为逻辑级、门级、晶体管级、版图级4个步骤。n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM逻辑级门级晶体管级版图级例子： Design a single bit full adder (FA) using 0.8 um CMOS Technology.Spec.: Td 1.2 nsTr, Tf 1.2 nsArea 1500 um2Pd 1mA 5V, 20MHzFAInput ai, bi, CiOutput Ci+1 Si2Ci+1 ADD Si = ai ADD bi ADD CiCi+1 = ai

17、bi + (ai bi)Ci= aibi + (ai+bi)CiSi = ai bi CiFull Adder (Logic Level)Gate LevelTransistor levelxyxyx = AB+BC+CAy = (A+B+C) x + ABCLayout level三、从晶体管级到版图级的步骤1、在明确了电路指标的情况下，估算出对各元件的要求 例如，一般电路设计只给出MOS管的宽长比，L越小，跨导越大，饱和漏电流越大，输入电容越小，速度越快，还可提高集成度。但L受漏源穿通电压BVDSP的限制：2、根据生产线的情况确定版图设计的基本尺寸和设计规则，代工时由代工厂提供。 基本尺寸

18、有： 1）掩模图形最小线宽（尺寸）：主要由光刻水平决定，决定了版图中最小图形的宽度 2）掩模图形最小间距：指在保证较高成品率的基础上，相邻图形间所需要的最小间距。 最小间距主要由下列因素决定： A：掩膜对准容差XMAT：指设计的图形位置和实现后图形位置之间的统计平均误差 XMAT分为一次对准容差XMAT1和二次对准容差XMAT2 B：横向扩散0.8Xj ：结深的80 C：耗尽层宽度Wd：与工作电压，衬底的电阻率及掺杂浓度有关 D：最坏情况下的最小间距Gmin：额外加上的，一方面是“保险系数“，一方面也包含了其他没有考虑的因素 设计规则 IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能

19、小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。 我们总是希望基本尺寸越小越好，只有这样，在相同的芯片面积上，才能集成更多的元件，或者说单元电路所占的面积将减小，这样成品率将提高。但有时为了保证成品率，也会将基本尺寸放大一点。 3、设计电路中各元件的初步图形和尺寸 设计完后用电脑或人工进行核算，检验初步设计的元件是否满足电路指标的要求。对MOS管主要核算漏源击穿电压、最高工作频率等；对电阻主要是阻值及误差范围；对电容主要是容量及击穿电压。核算的依据是使用条件（电流、电压）及工艺参数（如杂质分布、外延层的厚度、阈值电压、结深、薄层电阻、氧化层厚度等）。4、排版与布线： 主要是确定芯片上元件的相互位置及引线孔的位置，使元件间实现无交叉互连。随着集成度的提高，互连线越来越复杂，往往