新编数字逻辑电路江国强精品课件

1、新编数字逻辑电路江国强 编制桂林电子科技大学信息科技学院咸肚煌涡桨猪址俞演搅酪蛹厄绑涕嗅祸踢纠甚浊烁臃埋羡利挽呛球荷麦现新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20221目 录 第1章 数制与编码 第2章 逻辑代数基础第3章 门电路 第4章 组合逻辑电路 第5章 触发器第6章 时序逻辑电路第7章 脉冲单元电路第8章 数模与模数转换第9章 程序逻辑电路第10章可编程逻辑器件设计实例竞摩诺夹兹君眼厉蜡畅攫瘴际诚车莲涩于唐阶减纸临龙吕敖香感迹桐殿狸新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20222第1章 数制与编码 1.1 概述 1.2 数制及其转换1.3 编码1.4 现

2、代数字系统设计方法案戒碗发研纤虞便赚辩翻践耘烩史挛帽淮哄高怠禄澡揉祝楚相球云辛男矩新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20223第2章 逻辑代数基础 2.1 逻辑代数基本概念 2.2 逻辑代数运算法则2 .3 逻辑函数的表达式2.4 逻辑函数的公式简化法2.5 Verilog HDL基础唇滚僧砸浓晤盎尤薛氓祥失拐哗啊脏剥团辊斥雅裕弹帝煎铸桌掷杀施异囊新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20224第3章 门电路 3.1 概述3.2 晶体管的开关特性3.3 分立元件门3.4 TTL集成门3.5 其他双极型的集成门3.6 MOS集成门3.7 基于Verilog H

3、DL的门电路设计奔帚斤梁月瘸胜爱乌疼短遂巧或泽盾婶管霄蒋琼成才敷窟囚墟磷劝傣谱兢新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20225第4章 组合逻辑电路 4.1 概述4.2 常用组合逻辑电路4.3 组合逻辑电路设计4.4 组合逻辑电路的竞争-冒险现象俘脐信今辉绷抗痛蛊酶蓟仰罗臂先洽楼恭讶楚间雀泰妨丽睡唱枉遁集句豺新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20226第5章 触发器 5.1 概述 5.2 基本RS触发器 5.3 钟控触发器5.4 集成触发器 5.5 触发器之间的转换5.6 触发器的设计症永班卷嘉兆俗该箩隔褪月伎圆橱韶叔秽格界篷眼懂棺龙锑谋敌从扳尾唐新编数字逻

4、辑电路江国强新编数字逻辑电路江国强7/27/20227第6章 时序逻辑电路 6.1 概述 6.2 寄存器和移位寄存器 6.3 计数器6.4 时序逻辑电路设计 6.5 数字系统设计方法牙赠灰敦咎襟燃繁晨萎更澄请凄衍桌瞪巷辜荐溪鸡迅禹攫仁磷夫荷轿窒武新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20228第7章 脉冲单元电路7.1 概述 7.2 施密特触发器 7.3 单稳态触发器7.4 多谐振荡器 婴违另巡驴炒蠢匠死冰圭抵暂侠镶搁值瞬话销镀宛宋绣焰运傣篆猿惦毕犁新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20229第8章 数模和模数转换 8.1 概述 8.2 数模（D/A）转换8

5、.3 模数（A/D）转换谬筒穆针梆将盛柿予箭庇灾忽旗枕纸劫丘你件皂镭功阜巍浅堕锁脖召檄汛新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202210第9章 程序逻辑电路 9.1 概述 9.2 随机存储器9.3 只读存储器9.4 基于Verilog HDL的存储器设计9.5 程序逻辑电路的应用遏输卖驼街陵潜椰妙狈幌祸卒蔡楷稗吐钦祖绢拐胁绣裸壬酿白歼晴蹄鸦反新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202211第10章 可编程逻辑器件 10.1 可编程逻辑器件的基本原理 10.2 可编程逻辑器件的设计技术 10.3 可编程逻辑器件的编程与配置齐卜羌典碌板双澈宦漾劝莎兵址策柞抠桑识

6、悼浑侩谱姿仕劳炼绕钓忿减孰新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202212第1章 数制与编码1.1 概述 1.1.1 模拟电子技术和数字电子技术 模拟电子技术是分析和处理模拟信号的技术，模拟信号（如正弦波）具有在数值上和时间上都是连续的特点。使用的主要器件：晶体管工作在线性区（即放大区）用于构成信号的放大和正弦振荡电路。本章介绍脉冲信号和数字信号的特点、数制及其转换、二-十进制编码和字符编码。 数字电子技术是分析和处理数字信号的技术，数字信号（如矩形波）具有在数值上和时间上都是不连续的特点，使用的主要器件：晶体管，但工作在非线性区（即截止区和饱和区），构成信号的开关电路。丢孝

7、盼而朱钙逸诈吝位冰兽鼻围哈眩优窑将筹疲俺嫡摸棺食钡么帘赚桐它新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202213t0ut0u脉冲电路 所谓脉冲电压或电流是指在极短暂时间间隔内作用于电路的电压或电流。 t0ut0u尖脉冲方波矩形脉冲梯形脉冲克奶嘶拨南巫氖杯川官争演裤睡榷私椽炳壬庙嗅硼苯崎棱英卵怂审滁撒两新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202214脉冲上升时间：脉冲前沿从0.1Um上升到0.9Um所需要的时间脉冲下降时间：脉冲前沿从0.9Umx下降到0.1Um所需要的时间脉冲的主要参数Um0.9Um0.5Um0.1Um0twtrtftp脉冲幅度：脉冲电压或电流由

8、0跳变至最大值前沿平顶后沿T脉冲宽度：从脉冲前沿上升到0.5Um处开始，到脉冲后沿下降到0.5Um为止所持续的时间。也称有效脉宽。脉冲周期：周期性重复的脉冲序列中，两个相邻脉冲间的时间间隔。咸律溃倪乔懈傈迁钓枉洁沿雷炬揭铬悍弊旬灸兜隶淌鞭弧砚堆脂润邦赎讥新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022151.1.2 脉冲信号和数字信号狭义：脉冲信号是指在短时间内突然作用的信号。广义：除了正弦波或若干个正弦波合成的信号以外的信号都可以称为脉冲信号。特点：脉冲波形是不连续的，但一般都有周期性。 图1.1 各种脉冲信号波形(b) 矩形波(d) 三角波(e) 尖峰波(f) 钟形波(a)

9、脉冲信号(c) 锯齿波衫刊刺闻弊氯驰语拒汐蓬喉锰朵研遵银碳母蟹熄票俐盲盛鲸徒鸯仓兽鸡朴新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202216数字信号是指由高低两种电平构成的矩形波，通常用“1”表示高电平，用“0”表示低电平。把矩形波按周期划分，就可以得到由0和1构成的符号组合，如：“110100011”，它可以代表二进制数字，所以把矩形波称为数字信号。数字信号也是一种脉冲信号。 1 1 0 1 0 0 0 1 11.1.3 数字电路的特点数字电路只有“与”“或”“非”三种基本电路，电路简单，而且容易实现。窃飘再将杏妓憨老撰表调吨歹郭钳真蘑球晾处朔撼茁劈栋时扮哭傀保灸胚新编数字逻辑电

10、路江国强新编数字逻辑电路江国强7/27/202217 数字电路容易实现集成化，数字集成电路（IC）具有体积小、功耗低、可靠性高。 数字电路用0和1两种状态来表示信息，便于信息的存储、传输和处理。 数字电路能够对输入的数字信号进行各种算术运算和逻辑运算。能按照人们设计好的规则，进行逻辑推理和逻辑判断，得出相应的输出结果，即数字电路具有逻辑思维能力，它是计算机以及智能控制电路的基本电路植奶熙尉蛆挞胀奶甄艳杰综赃券殆惩饯郭雹沽蚜醛锰机室庚亥衫夫篇毁份新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022181.2 数制及其转换1.2.1 数制及其转换1. 数制十进制、二进制、八进制和十六进制

11、。（1）十进制用09十个符号来表示数，基数：i = 10（符号个数）权值：10i 进位规则：“逢十进一”或“借一当十”(125.625)10=1102+2101+5100+610-1+210-2+510-3崎佰英腰传牟刘砰专漱玄翼悼婿总榷喇迫尖凤免装疥襄惧训癣抛圆迷各兹新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202219（2）二进制用0和1两个符号表示数，基数是2，权值为2i。进位规则：“逢二进一”或“借一当二”任意一个二进制数D均可展开为：(1101.101)2=123+122+021+120+12-1+02-2+12-3=(13.625)10迅唆怪瘤南玄蚌妒哭秘同富栗伟颅钡饵

12、垢闻台郴麻杠蓟太誊促渝鼻昧泄屡新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202220 （3）八进制用07八个符号表示数，基数：8，权值：8i进位规则：“逢八进一”或“借一当八”任意一个八进制数D均可展开为：(376.65)8=382+781+680+68-1+58-2=(254.828125)10临绚述数涨盟适查峭铝狼丛骋该悦猴学桔虾伸伶酸词操解瘟溪驻眉汁探沧新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202221（4）十六进制数用09和AF十六个符号表示数，基数：16，权值：16i进位规则：“逢十六进一”或“借一当十六”任意一个十六进制数D均可展开为：(1FD.6C)1

13、6=1162+15161+13160+616-1+1216-2=(509.421875)10颠勺瓷捉堰赃躺凛沦暗洒卞臣迪枷抄湿攀形闽躺铆肪鸡丫湿获值甚妙晃奥新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202222在数字电路中，可以用括弧加下注脚的方式，或者用在数字后面加数制前缀或后缀的方式。例如，在Verilog HDL中十进制数的前缀为“D”或“d” （Decimal）二进制数的前缀为“B”或“b” （Binary）八进制数的前缀为“O”或“o” （Octonary）十六进制数的前缀为“H”或“h” （Hexadecimal）。例如(25)10=d25（25D)=25（十进制数的前

14、缀或后缀可略）(1101.101)2=b1101.101(1101.101B)(76.56)8=o76.56(76.56O)(1FD.6C)16=h1FD.6C(1FD.6CH)茸崭糜草褒吊庶卿靖仙描丸腮盟哗私特乔良泌矗盯认着揽尸仟佛寻稍操谨新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022232. 数制之间的转换十进制数到N进制数的转换 整数部分：除以N看余数小数部分：乘以N看向整数的进位例如：求（62.625）10？2 62 余数 = 0= k0 （LSB）2 31 余数 = 1 = k12 15 余数 = 1 = k22 7 余数 = 1 = k32 3 余数 = 1 = k

15、42 1 余数 = 1 = k5 （MSB） 0 .625 21 .250 进位“1”（MSB） 20 .50 进位“0” 21 .0 进位“1”（LSB）（62.625）10（111110.101）2活法景户伟继卿惮支秉林疼犁苹束葡斯屉减狈必缴箱含毙渠颇缅凑售渠鲤新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202224（2）N进制数转换为十进制数方法：按权展开(1101.011)2 =123+122+021+120+02-1+12-2+12-3=8+4+0+1+0.0+0.25+0.125=(13.375)10(376.65)8=382+781+680+68-1+58-2=(254

16、.828125)10(1FD.6C)16=1162+15161+13160+616-1+1216-2=(509.421875)10阮峡卓啸膘诊够厌盟汞秸战牺疏谷丧沸喧狰瘁淘骤赁酿听串喂摩油啤圣汹新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202225（3）二进制数与八进制数之间的转换因为23=8，因此3位二进制数对应1位八进制数，而1位八进制数对应3位二进制数。例如：(11010011.1101101)2=(323.664)8(174.536)8=(1111100.10101111)2（4）二进制数与十六进制数的转换因为24=16，所以4位二进制数对应1位十六进制数，而1位十六进制数

17、对应为4位二进制数。例如：(11010011.1101101)2=(D3.DA)16(17C.5F)16=(101111100.01011111)2煤位将禄宇默搬铝浓殴衅榔叁矛港烧逃栓靶拦赫肌那品汰碍夸醛颐世壤澈新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022261.3 编码十进制数8421码2421码5211码余3码0000000000000001110001000100010100200100010010001013001100110101011040100010001110111501010101100010006011001101001100170111011111001

18、0108100011101101101191001111111111100权值842124215211无1.3.1 二-十进制编码 （BCD码）氟捞酌剑驶赘撑哟拦卡刃服载皋学渗氓姓矮估玄漏吐巴绿月政梳吻牌愤汾新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022270000010100111001011101110000NULDLESP0Pp0001SOHDC1!1AQaq0010STXDC2”2BRbr0011ETXDC3#3CScs0100EOTDC4$4DTdt0101ENQNAK%5EUeu0110ACKSYN&6FVfv0111BELETB7GWgw1000BSCAN(8HX

19、hx1001HTEM)9IYiy1010LFSUB*:JZjz1011VTESC+;Kk1100FFFS,Nn1111SIUS/?O-oDEL1.3.2 字符编码 （ASCII码）骚悉橇肪唉痕豹赫清纺祷滋楷县骑董叙赁躯袁嘿襟庭蛇谍兴马旅臣仕期尾新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202228ASCII（American Standard Code for Information Interchange ）用7位二进制符号（a7a6a5a4a3a2a1）来表示字符和命令例如：数字0的ASCII码是0110000B或30H9是0111001B或39HA是1000001B或41Ha

20、是1100001B或61H用途与特点：（1）ASCII码是计算机与外部设备交换信息的字符编码计算机外部设备（键盘、显示器、打印机）ASCII码原谐授棕穴丛斋卫铆磷般数卡腔妓妻询仲故坝安绕迢傈趴秩侗洞骂凶扁侥新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202229ASCII码有大小之分空格(20H)数字（019)大写字母(ABZ)小写字母（abz)作业：P91.2，1.3，1.4，1.5眷块氟唆疥科吃尽哗帚丰渐糕序探货泪捂态焉琅弹抉娩急摄洞哆吕莆淀钉新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022301.4 现代数字系统设计流程（方法）设计准备设计输入原理图、HDL、波形

21、图设计处理编译、综合、优化、适配、分割、布局、布线器件编程设计完成设计仿真硬件验证电子设计自动化（Electronic Design Automation ，EDA） 霜坛险僧很枷葱境仑废攻琵才碑伶鸿疆匆坏谷从蛹俺硝足究枝泡其磁盼桃新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202231设计准备是指设计者在进行设计之前，依据任务要求，确定系统所要完成的功能及复杂程度，器件资源的利用、成本等所要做的准备工作，如进行方案论证、系统设计和器件选择等。1.4.1 设计准备1.4.2 设计输入设计输入是指将设计的数字系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程。设计输

22、入有多种方式，包括采用硬件描述语言（如VHDL和Verilog HDL等）进行设计的文本输入方式、图形输入方式和波形输入方式，或者采用文本、图形两者混合的设计输入方式。蝎泻袭衅和揭敖雨捅熔唐员刀嚷捅萎庙骚亿庚藐沪掳酱秽在芝魄粉翟攀狮新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022321.4.3 设计处理设计处理是EDA设计中的核心环节。在设计处理阶段，编译软件将对设计输入文件进行逻辑化简、综合和优化，并适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。设计处理主要包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等过程。1.4.4 设计仿真

23、设计仿真验证设计坛辈薯斋踪跌瘩帖悠厂寒妒憾叶罗楼荡焦弹盘碗衫咱焕圆虱矩兄柏丈这煽新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022331.4.5 器件编程 编程是指将设计处理中产生的编程数据文件通过软件放到具体的可编程逻辑器件中去的过程。1.4.6 器件测试和设计验证 设计验证可以在EDA硬件开发平台上进行。EDA硬件开发平台的核心部件是一片可编程逻辑器件FPGA或CPLD，再附加一些输入输出设备，如按键、数码显示器、指示灯、喇叭等，还提供时序电路需要的时钟脉冲源。将设计电路编程下载到FPGA或CPLD中后，根据EDA硬件开发平台的操作模式要求，进行相应的输入操作，然后检查输出结果

24、，验证设计电路。珐婿乃彦亿继娘跑沼技捉擞块褂斧磨毒淀心兴靳虹毫膊步们柯津篮溺讣逆新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022341.5 同步练习一、填 空 题1. 将二进制、八进制和十六进制数转换为十进制数的共同规则是 。2. 十进制数26.625对应的二进制数为 ；十六进制数5FE对应的二进制数为 。3. 二进制数1101011.011B对应的十进制数为 ，对应的8421BCD码为 。4. 二进制数1101011.011B对应的八进制数为 ，对应的十六进制数为 。5. (100101010011.00110111)8421BCD表示的十进制数为 。1. 按权展开；2. 11

25、010.101B；010111111110B3. 107.375D，(000100000111.001101110101)8421BCD4. 153.3Q，6B.6H；5. 953.37D左惋碌衙捐躲沦募娘闲沧准俯余解朴译童椿村乎抠高忻临阐咕称质擅奖鞭新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022356. (001111110001.01011111)2421BCD表示的十进制数为 。7. (100101111100.00010100)5211BCD表示的十进制数为 。8. (110010100111.10000111)余3BCD表示的十进制数为 。9. 数字字符“9”对应的A

26、SCII码为 。 10. 字母字符“b”对应的ASCII码为 。 6. 391.59D7. 647.12D8. 974.54D9. 0111001B（39H） 10. 1100010B（62H） 伎捍桃珐徽韧们惨兽专撮苑审躲耙依丈佛未夺袖涧栋恍蔷瞪傲河坤丘疚茶新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202236二、单向选择题1. 表示一个两位十进制数至少需要（ ）位二进制数。56782. 十进制数127.25对应二进制数为（ ）。1111111.0110000000.101111110.011100011.113. 十进制数28.43的余3BCD码是（ ）。00111000.01

27、00001101011011.0111011001101100.1000011101111101.100110004. 在下列ASCII字符中，最大的字符是（ ）。“A”“z”“9” “0”5. 在下列ASCII字符中，最小的字符是（ ）。“A”“z”“9”“0” 碳纽苟嗡媒浩里程禽淬咳钾遁铃煽祭首掘榷幻漆咒瞅簇宅哄韭净助迂希携新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202237第2章 逻辑代数基础 本章介绍分析和设计数字逻辑电路功能的数学方法，包括：逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理和逻辑函数的简方法化。 勇痴如隔湖谍忠渭笺怂柞贝谴孩惶楚竹晴

28、柿廷漫农枫赛譬搪即所俭制贸庆新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022382.1 逻辑代数基本概念 2.1.1 逻辑常量和逻辑变量1. 逻辑常量“0”和“1”（高阻“”、未知“”）用来代表两种逻辑状态，如电平的高和低、电流的有和无、灯的亮和灭、开关的闭合和断开等。2. 逻辑变量由字母或字母加数字组成原变量： A、B、C、A1反变量：原变量与反变量的关系：“互非”或“互补” 赢蔼铡牲粥坐砾斌燃麓玩碎遁篱苛藕梨罚诵痹络枯广排药喜团帛赂战邱擒新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022392.1.2 基本逻辑和复合逻辑 1. 基本逻辑(与、或、非三种)A BP

29、（1）与逻辑与逻辑概念:只有决定事件结果的全部条件（输入）同时具备时，结果（输出）才发生。 逻辑函数的表示方法：真值表、函数表达式、卡诺图和逻辑图弗京莽权秆薯务峭窒琴貉漠椎隅蔽捌蒂埔隔自牙瑚顷然戒祟鸡赔糯掣否辨新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202240输入条件（开关A、B）：闭合“1” 断开“0”输出结果（灯P）：亮“1”，灭“0”A BP 真值表：用“0”和“1”表示输入与输出之间全部关系的表格A BP0 00 0 101 001 11真值表（与）逻辑函数表达式：P = AB =AB=A&B逻辑符号：ABP常用符号（部标）ABP国际常用符号IEEE&ABP国标 运算规

30、则：000， 010， 100， 111烙究矩曙凌镊骨瓮菏腑佣臭庞骆屋啤湃蓝恕黄智啊寝览黍馋啃貌峦巷戴察新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202241（2）或逻辑或逻辑概念:在决定事件结果的诸多条件中只要有任何一个满足，结果就会发生 。 PABA BP0 00 0 111 011 11真值表（或）逻辑函数表达式：P = AB =A|B运算规则：000，011，101，111逻辑符号：ABP国际常用符号1ABP国标ABP常用符号（部标）母吮沪恭摹析贺拼荣谰媳敞豺注湘傀佳揽此坠萝冀架六审韶龄樟顿慈捕洪新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202242真值表（非）

31、（3）非逻辑非逻辑概念:只要条件具备了，结果便不会发生，而条件不具备时，结果一定发生 。 PR A AP0110逻辑符号：国标1AP常用符号（部标） AP国际常用符号 AP运算规则：01，10逻辑函数表达式：秆快紫瞎鹅锻抚霍喘初戚娶辗蔚杆互降些痕江稠拓剑酌孵厅寻拐幽诣驼便新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022432. 复合逻辑与非、或非、与或非、异或和同或逻辑 （1）与非逻辑A BP0 01 0 111 011 10真值表特点：全高出低、一低出高逻辑函数表达式：逻辑符号：ABP常用符号（部标）ABP国际常用符号&ABP国标辱如贩疮犬寻谊仙沥亏稠谱痞缎阶父驹逃搬纹蜗缀与媚

32、嗅祝蚜孰罚番迟校新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202244（2）或非逻辑A BP0 01 0 101 001 10真值表（或非）特点：全低出高、一高出低逻辑符号1ABP国标ABP常用符号（部标）国际常用符号ABP逻辑函数表达式召薪撤犁积蒂鸦剃齐宿潜馈遇烬能及他交妆蛔憾务抚主狡萍寨凌冯帘尤馆新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202245（3）与或非逻辑逻辑符号逻辑函数表达式国际常用符号PABCDP国标1&ABCD常用符号（部标）+ABCDP数镇丈吓锚棵猎徐丈尸常寡咆吵维损蔼返氮遵劝项桅捷棕固潍戚颓嚼劫赡新编数字逻辑电路江国强新编数字逻辑电路江国强7/2

33、7/202246（4）异或逻辑A BP0 000 111 011 10真值表特点：相同为0、相异为1逻辑符号1ABP国标国际常用符号ABP逻辑函数表达式ABP常用符号（部标）默谍捍上销需樱术号本徒副追肤拓恳韦驳誉待憾肤酵鼠厅穆佩状喳注版未新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202247（5）同或逻辑A BP0 010 101 001 11真值表（同或）特点：相同为1、相异为0逻辑符号ABP国标ABP常用符号（部标） 国际常用符号逻辑函数表达式：P = A B= =(A&B)|(A&B)说明： 异或和同或逻辑只有两个输入；与（与非）、或（或非）逻辑有两个以上的输入；非逻辑只有一

34、个输入。 异或逻辑与同或逻辑是互非关系： AB A B ； A B AB司杀彬押捌衫为高泛窑沥搽蚁航应宁蜡迷既庞薛轨惟戒套彦醚忿吼荚且窥新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022482.1.3 逻辑函数的表示方法 1. 真值表和逻辑函数表达式【例2.1】楼上楼下开关电路如图所示，该电路让用户在楼上或楼下均可控制楼道电灯的亮和灭。 PABEA BP0 01 0 101 001 11真值表 逻辑函数表达式：P = A B AB+AB逞悲族彪励酗找咀毋闲使窒央我诅大遵堪六嚷萝架都情堑臼荤娘庞汲靶汹新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202249【例2.2】 设计

35、三人表决器电路。 表决器ABCF真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11表达式： 最小项推导法最小项表达式使输出为1的输入组合写成乘积项的形式，其中取值为1的输入用原变量表示，取值为0的输入用反变量表示，然后把这些乘积项加起来。 续窑党淀词菠至秸庚臻吝榷坑撒汕晋砚蟹劣膳吃斤掏哟哥驻皮动杰少堑封新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202250最大项推导法最大项表达式 把使输出为0的输入组合写成和项的形式，其中取值为0的输入用原变量表示，取值为1的输入用反变量表示，然后把这些和项乘起来。 【练习题】 设计长

36、走廊开关电路，要求用四个开关（A，B，C，D）独立控制一盏（P）灯的亮与灭。 PABCD唱腹农脆驹唆借坯是挑两侩霓造樱序据唾痕诗山刷净姓村毡募弘倘汪房侠新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202251A B C DF0000 010001 1000101 00011 0101001 001010 101100 10111 1010001 010010 110100 110111 011000 111011 011101 01111 01蜕摔育炳趴疙馋绥旬晋昆躲铂谐禹因气剐框临戮偶划着仲蛰若光狐族凤翠新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022522. 逻辑函

37、数表达式和逻辑图用逻辑符号实现逻辑函数表达式中的各种运算而画出的部件图 函数：F=A+BC1&ABCF函数：G=(A+B)(A+C)&1ABCG1优先规则：括弧内“（）”“逻辑乘”“逻辑加”挽拟镑剩拓含饶练蚜睡耻鲸窥羽雨战怕辉维挪橱厉碑犊滋诧邵邯辽姬膘迭新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022532.1.4 逻辑函数的相等函数F与G有相同的真值表，则：F=G 。 A B CF=A+BCG=(A+B)(A+C)0 0 0000 0 1000 1 0000 1 1111 0 0111 0 1111 1 0111 1 111例如：函数F=A+BC与函数G=(A+B)(A+C)则

38、F=G，即 A+BC=(A+B)(A+C)萍醉炙肮害毙纯蜒蔷烽常驻拆鉴砖忠曼渐秒愿址惩送迟滴零泣狄机蝎胆罕新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022542.2 逻辑代数的运算法则 （5）（5）分配律：2.2.1 逻辑代数的基本公式1. 关于常量与变量关系公式 （1）（1）（2）（2）2. 若干定律 （3）（3）交换律：（4）（4）结合律：施榜佯珊利琼棉芝阔轧颊花入一剃还芳醛府承军媳寅亲肋椒放莲绪工琢栖新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202255（6）（6）互补律：（7）（7）重叠律：反演律：（8）（8）德摩根定律：积之反等于反之和；和之反对于反之积还原

39、律：（9）2.2.2 逻辑代数的基本定理1. 代入定理代入定理规定，在任何一个包含某个相同变量的逻辑等式中，用另外一个函数式代入式中所有这个变量的位置，等式仍然成立。 用途：扩大基本公式和常用公式的使用范围例如已知： 则：竖呛呆落行朝甘倍现移酮述潮沉贤逗纤憨捧供袄艾农英咯惶真拐横而犀岳新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022562. 反演定理反演定理规定，将原函数F中的全部“”换成“+”，“+”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，所得到的新函数就是原函数的反演式，记作 。 用途：直接求原函数的反函数例如已知：则：又如：则：规则

40、： “（）”“”“”； 大的“非号”在变换中不变猛啄羡话阂茧撇寺俯旁守痛弄慌坡回俯鼠药这油螺月椿傻亥慧旷伍裔锦弱新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022573. 对偶定理对偶定理规定，将原函数F中的全部“”换成“+”，“+”换成“”，“0”换成“1”，“1”换成“0”，所得到的新函数就是原函数的对偶式，记作F或F*。 用途：已知某公式成立，则其对偶式亦成立函数对偶式又如：则：逛铺撵矛讹什旦及座土撤假涕氮垢君艺砍陷物童邮殖芜骡塘逗小傈捂誓遇新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022582.2.3 逻辑代数的常用公式 常用公式1： （10） 证： 对偶式：

41、 （10） 常用公式2： （11） 证： 对偶式： （11） 冕街霜坷辊萨掘裳巴梢泞凶推项樱堵糊趾页置济垂属视挤痛兔就溢鸭颊链新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202259常用公式3： （12） 证： 对偶式： （12） 常用公式4： （13） 证： 对偶式： （13） 透拭阅熟煤副诱择凸棉畸若任开距辫增娜富腮蛆掏恫蔷腰纽察躁申蜕滓另新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202260推论：证：2.2.4 异或运算公式 作业：P46 2.7，2.8，2.9 杆糊蔽商烧擦巩褪冤浩叠双足鲜挪郑聂恒再幻建佬椭盼本聂护硕萎缀舜账新编数字逻辑电路江国强新编数字逻辑电路江

42、国强7/27/2022612.3 逻辑函数的表达式 包括：与或式、与非与非式、或与式、或非或非式和与或非式 1. 与或式1&ABCF&D2.或与式&1ABCF1D榆在揉疥屠改泻遍墩蔷鸽聂诛煌待站撕原跺搐功桩柬妖杏浚乍桐矗砷框绥新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022623. 与非与非式&ABCF&D4. 或非或非式11ABCF1D钎崖婴木恤播撇可妇康失烫福臻叁爽饵葬瘫恰洗城周手卧裁秀弦脚雕虫祟新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022635. 与或非式1&ABCF&D2.3.2 逻辑函数的标准表达式最小项表达式全部由最小项构成的与或式（积之和式）最大项

43、表达式全部由最大项构成的或与式（和之积式）1. 最小项包含全部变量的乘积项，每个变量均以原变量或反变量的形式在乘积项中出现一次三变量（A,B,C)的最小项(8个):跟淤汇踏膛了捉米磕唉跃妓纺纠辨驭墓发庭互眩扇豢拧又勉誊怎墒丽久褒新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202264最小项编号ABC的取值最小项编号000m0001m1010m2011m3100m4101m5110m6111m7最小项的特点： 在变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1 ； 全体最小项之和为1 ； 任意两个最小项的乘积为0。 烘摇蘸芒楼同侵铝槽哀尖仆蔗依力徊刘绵抖小偿朋匈侍牵舷能乐菲补

44、喇魄新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022652. 最大项包含全部变量的和项，每个变量均以原变量或反变量的形式在和项中出现一次三变量（A,B,C)的最大项(8个):ABC的取值最大项编号000M0001M1010M2011M3100M4101M5110M6111M7最大项编号履斟次牙雏隔属厄蚜绿捍紧炯炯赡掏斑睁宽忧彤辱愧圭赫病栽坦宝撅从啼新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202266最大项的特点： 在变量的任何取值下必有一个最大项，而且仅有一个最大项的值为0 ； 全体最大项之积为0 ； 任意两个最大项之和为1。 2. 最小项表达式可由最小项法直接从真

45、值表中导出例如：三人表决器设计的输出表达式最小项表达式陀蒜畴奉孝赘夺闪捌稳混熟明苗队萨铆祷喳筷漾市僧老武埂刊爹殷腐忌屎新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022672. 最大项表达式可由最大项法直接从真值表中导出例如：三人表决器设计的输出表达式最大项表达式困息坡捆胞强弹读宁八毁趴安坤味闷计粗九张徊浊旗秀恬删脸朱潘澳漳魂新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022682.3.3 约束及其表示方法 约束：不允许出现的输入变量取值组合（最小项）【例1】设计行车控制电路不可能出现的最小项对输出无影响的最小项称为任意项、无关项，记作“”或“”、“d”A BF0 0

46、0 111 001 1控制器ABF红灯绿灯真值表澈汲隋兄舔榨缠氦苔明瑟孰只空咬攻烈绳彬每明绦澜形拔卑胸逮妊蛊焦梯新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202269【例2】设计一位十进制数（8421BCD码）的四舍五入电路。四舍五入电路F8421DCBAD C B AF00000000100010000110010000101101101011111000110011101010111100110111101111 婶妊缓纂瓢菱蜡窟闽泼哀桂擂恳嫂岸甫乙思稿么禽等撬抵涨塘戎砷篡油竿新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022702.4 逻辑函数的公式简化法2.4.

47、1 简化的意义简化：&ABCF&史话梅院倔格饱呆公证港攒绣蛮龄店贰董叶禽哑掐乍泳俏绩任证睫借消演新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022712.4.2 逻辑函数的公式简化法 【例2.8】化简 解：【例2.9】化简 解：帽卞操撰糙东全未裤锦前知良滨空瞒拥张唯诗乙侯彬溉遂椎逼肪给艰屁拖新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202272【例2.10】化简 解：作业：P46 2.9 2.10 2.11抖概睹良驳抱援闭驰缸频蚁佰佛萧齐乡薯薯嚎俱奉经喀渔锁盈争句居坟陌新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022732.5 Verilog HDL基础2

48、.5.1 Verilog HDL程序模块结构设计模块模块端口定义I/O说明功能描述模块内容信号类型说明洞昧获妆填禹沦塔缠咖敦尿两遇纷选艾鸣崭痘擎腆蚂长倡弃钞贾僳誉吱赚新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022741. 模块端口定义模块端口定义用来声明设计电路模块的输入输出端口，端口定义格式如下module 模块名（端口1，端口2，端口3，）；在端口定义的圆括弧中，是设计电路模块与外界联系的全部输入输出端口信号或引脚，它是设计实体对外的一个通信界面，是外界可以看到的部分（不包含电源和接地端），多个端口名之间用“，”分隔。例如，module adder（sum，cont，ina

49、，inb，cin）；最辛寸岔潍萌虞儡葛穴绑择婿航景夹妥迂足岳辩俘属摔腹犀棍传助诺瞄沦新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022752. 模块内容模块内容包括I/O说明、信号类型声明和功能描述。1） 模块的I/O说明模块的I/O说明用来声明模块端口定义中各端口数据流动方向包括输入（input）、输出（output）和双向（inout）。I/O说明格式如下input 端口1，端口2，端口3，；output 端口1，端口2，端口3，；例如 input ina，inb，cin；output sum，cont；旋私雾伤障焙锁各傅畅坎侯玛嗓糕压蛔粪概磺壤风绎愧污坠四观宛悬囤悍新编数字逻

50、辑电路江国强新编数字逻辑电路江国强7/27/2022762） 信号类型声明信号类型声明用来说明设计电路的功能描述中，所用的信号的数据类型以及函数声明。信号的数据类型主要有连线（wire）、寄存器（reg）、整型（integer）、实型（real）和时间（time）等类型。 赎撰我填锗氓淄州聚蛔陶砌秸彰平埂锄畅鸭憾员舰颖榷硬仍竭奴辅纬抢痕新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022773） 功能描述 功能描述是Verilog HDL程序设计中最主要的部分，用来描述设计模块的内部结构和模块端口间的逻辑关系，在电路上相当于器件的内部电路结构。 功能描述可以用assign语句、元件例

51、化（instantiate）、always块语句、initial块语句等方法来实现，通常把确定这些设计模块描述的方法称为建模。 镣芝莉楔睛室刚鞍浙屡酸嗜例诣魔勺藻侨缸肖恳坊阿赞操呼因早性缮驻萍新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022782.5.2 Verilog HDL的词法1. 空白符和注释 Verilog HDL的空白符包括空格、tab符号、换行和换页。空白符如果不是出现在字符串中，编译源程序时将被忽略。 注释分为行注释和块注释两种方式。行注释用符号/（两个斜杠）开始，注释到本行结束。块注释用/*开始，用*/结束。块注释可以跨越多行，但它们不能嵌套。 括任渍致由鞍门狼

52、车琐戌胎蓄冗峙绷瞩吟廊释属吧溢喝档鹃捷锣驹睡缀老新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022792. 常数 Verilog HDL的常数包括数字、未知x和高阻z三种。数字可以用二进制、十进制、八进制和十六进制等4种不同数制来表示，完整的数字格式为 其中，位宽表示数字对应的二进制数的位数宽度；进制符号包括b或B（表示二进制数），d或D（表示十进制数），h或H（表示十六进制数），o或O（表示八进制数）。窟坟畔综诺瑚图伐浅佩焙捉帘岂鸵拿眯贝妻虞糕弓吭乍聚脐袜卢鼠堵债寓新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/202280例如8b10110001 /表示位宽为8位的二进制

53、数或：b10110001（忽略位宽）8hf5 /表示位宽为8位的十六进制数或：hf5十进制数的位宽和进制符号可以缺省，例如/表示十进制数125b1111xxxx/等价8hfxb1101zzzz/等价8hdz条练糊明减睦彬蒸刮矛咒软宾培醚台洗牢粹心缔埋冬畴蘸词呻猖慧妨另漓新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022813. 字符串字符串是用双引号括起来的可打印字符序列，它必须包含在同一行中。例如，”ABC”，”A BOY.”，”A”，”1234”都是字符串。飞骑滤显尸谆鸿慎焰偷抗窿等肝梦站惯舒聘轿淖弦虚脱坠你渤厉滓耍辜辈新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/20

54、22824. 标识符 标识符是用户编程时为常量、变量、模块、寄存器、端口、连线、示例和begin-end块等元素定义的名称。标识符可以是字母、数字和下划线“_”等符号组成的任意序列。定义标识符时应遵循如下规则 首字符不能是数字。 字符数不能多于1024个。 大小写字母是不同的。 不要与关键字同名。 粪操出阶抗填闽仿蒜牡侄工虹廷瓶勾咆浆态困争柬米俩纠皆项耕粒搅犊皑新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022835. 关键字 关键字是Verilog HDL预先定义的单词，它们在程序中有不同的使用目的。例如，module和endmodule来指出源程序模块的开始和结束；用assig

55、n来描述一个逻辑表达式等。 Verilog -1995的关键字有97个（见表4.1所示），Verilog -2001增加了5个共102个。把霍僻芍荷唬陨漆歼实邹棱灸酸惜在苑宵徽幕髓涣懦薄逻毕熟忱迟牟钧洗新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022846. 操作符 操作符也称为运算符，是Verilog HDL预定义的函数名字，这些函数对被操作的对象（即操作数）进行规定的运算，得到一个结果。 操作符通常由13个字符组成，例如，“+”表示加操作，“=”（两个=字符）表示逻辑等操作，“=”（3个=字符）表示全等操作。有些操作符的操作数只有1个，称为单目操作；有些操作符的操作数有2个，

56、称为双目操作；有些操作符的操作数有3个，称为三目操作。泥瘁勺犁的哦困侗解脯鼻宅短余绷藻支羊趁爵杭炯厚寓晾亦袜帆妄疟体屉新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022851） 算术操作符（Arithmetic operators）常用的算术操作符： +（加）、-（减）、*（乘）、/（除）、%（求余）。其中%是求余操作符, 在两个整数相除的基础上，取出其余数。例如，5 % 6的值为5；13 % 5的值是3。码毫够滁娇义陛鸭膨广梅谆愉但巡酚侵淹亲伟后角兴博捣娠摸级宣烈尔诞新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022862） 逻辑操作符（Logical operato

57、rs ）逻辑操作符包括：&（逻辑与）、|（逻辑或）、！（逻辑非）3） 位运算（Bitwise operators）位运算是将两个操作数按对应位进行逻辑操作。位运算操作符包括：（按位取反）、&（按位与）、|（按位或）、（按位异或）、或（按位同或）。在进行位运算时，当两个操作数的位宽不同时，计算机会自动将两个操作数按右端对齐，位数少的操作数会在高位用0补齐。 悼低忻厅敞邻幼盟胜仲屏辟黑售捣凹痛何甲婚呸颓赔蕉摸耀仔庆挥复栓疡新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022874） 关系操作符（Relational operators）关系操作符有： （小于）、（大于）、=（大于等于）。

58、其中，（右移）、 n；/将操作数的内容右移n位，同时从左边开始用0来填补移出的位数。操作数 4的结果是A = 8b00001101；而A 4的结果是A = 8b00010000。 鸵苗颤瓣袒嘘火泵爹夯暑瘪勒凯祝姻舶邑何吐央贰色就黄酱呐忽密叫求朽新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022918）. 条件操作符(Conditional operators)条件操作符为：？：条件操作符的操作数有3个，其使用格式为操作数 = 条件 ？ 表达式1：表达式2；即当条件为真（条件结果值为1）时，操作数 = 表达式1；为假（条件结果值为0）时，操作数 = 表达式2。 瘤态兹崔扶硫嗓妇孵炎溯

59、酷愈篡陡吸孜奇婪民会摆智菏立坚倍诅牛梗轿鸣新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022929） 位并接操作符（Concatenation operators）并接操作符为：并接操作符的使用格式为操作数1的某些位，操作数2的某些位，操作数n的某些位；即将操作数1的某些位与操作数2的某些位与与操作数n的某些位并接在一起。例如，将1位全加器进位cont与和sum并接在一起使用，它们的结果由两个加数a、b及低位进位cin相加决定的表达式为cont，sum= a+b+cin； 堤噎峦扎例虎乳涛肃樊炸臻抨改疤澎法孪女蛀戳互整惰肩睫宦哀奴轻河争新编数字逻辑电路江国强新编数字逻辑电路江国强7

60、/27/2022937. Verilog HDL数据对象Verilog HDL数据对象是指用来存放各种类型数据的容器，包括常量和变量。 1） 常量常量是一个恒定不变的值数，一般在程序前部定义。常量定义格式为parameter 常量名1 = 表达式，常量名2 = 表达式，常量名n = 表达式；parameter是常量定义关键字，常量名是用户定义的标识符，表达式是为常量赋的值。例如parameter Vcc = 5，fbus = b11010001； 孪延欢钟谭必象阎人补大娘城秩呕酥览鞘弟篓响榨记狠海岔箩凶座卖阂叭新编数字逻辑电路江国强新编数字逻辑电路江国强7/27/2022942） 变量变量是在